[实用新型]多输入的开漏输出电路

说明书

本申请提供了一种多输入的开漏输出电路，通过第一信号接口、第二信号接口和第三信号接口分别对应的接入第一MOS管、第二MOS、第三MOS管的栅极，第一MOS管、第二MOS管、第三MOS管的源极均接地GND，第一MOS管、第二MOS管、第三MOS管的漏级均与第一电阻串联以连接至电源；信号端与逻辑电路之间具有一第二电阻；第一齐纳二极管，其阴极连接第四开漏MOS管的栅极，其阳极连接第一开漏MOS管的源极；第二齐纳二极管，其阴极连接第四开漏MOS管的漏极和第五开漏MOS管的栅极，其阳极连接第四开漏MOS管的源极和第五开漏MOS管的源极，实现解决目前开漏电路在当电源电压较高时，高电平的控制信号会将开漏MOS管M1、M2的栅极击穿，从而导致MOS管功能丧失的技术问题。

技术领域

本申请涉及开漏电路技术领域，特别涉及为一种多输入的开漏输出电路。

背景技术

在集成电路中，会时常使用到开漏(OD，open drain)电路或开集(OC，opencollector)电路，其中“漏”和“集”分别对应MOS管的漏极和三极管的集电极。开漏电路是指以MOS管的漏极为输出端的电路，可以将某一电源电压下的控制信号转换成另一种电源电压下的信号，常用于电源管理芯片中不同供电模块之间信号的传递。

传统的开漏电路如图1所示。控制信号EN经过反相器11后输入至开漏MOS管M1的栅极，因此栅极信号Vg1是电源Vdd1下的电平信号。开漏MOS管M1的漏极通常会添加上拉电阻R1，换言之，常规的开漏电路包括上拉电阻R1和开漏MOS管M1，将电源Vdd1下的栅极信号Vg1转换成电源Vdd2下的电平信号OUT，用于控制其他相关模块。另外，为了产生与电平信号OUT同电源电压下逻辑互补的信号OUT#，则可以通过电平移位电路12以及另一开漏电路来实现，其中电平移位电路12的电源为Vdd1，另一开漏电路包括上拉电阻R2和开漏MOS管M2。

上述电路是开漏电路的基本形式，具有简单实用的优点。但是，这种电路的应用范围比较局限。首先，普通薄栅工艺下的MOS管的栅极耐压有限，当电源电压较高时，高电平的控制信号会将开漏MOS管M1、M2的栅极击穿，从而导致MOS管功能丧失，无法实现信号多输入的效果；其次，在很多情况下，例如开漏MOS管M1、M2的源极串联采样电阻或限流管等元件，反相器11与开漏电路不共地，当开漏电路的地浮空时，开漏电路的正常功能就无法实现，甚至可能造成短路和漏电。

发明内容

本申请旨在解决目前开漏电路在当电源电压较高时，高电平的控制信号会将开漏MOS管M1、M2的栅极击穿，从而导致MOS管功能丧失，无法实现信号多输入的效果的技术问题，而提供一种多输入的开漏输出电路。

本申请为解决技术问题采用如下技术手段：

本申请提供一种多输入的开漏输出电路，包括信号端、电平移位电路和逻辑电路，所述信号端包括第一信号接口EN1、第二信号接口EN2和第三信号接口EN3，所述电平移位电路包括第一MOS管M1、第二MOS管M2、第三MOS管M3和一第一电阻R1，所述逻辑电路包括第四MOS管M4、第五MOS管M5和第一齐纳二极管D1、第二齐纳二极管D2；

所述第一信号接口EN1、第二信号接口EN2和第三信号接口EN3分别对应的接入所述第一MOS管M1、第二MOS管M2、第三MOS管M3的栅极，所述第一MOS管M1、第二MOS管M2、第三MOS管M3的源极均接地GND，所述第一MOS管M1、第二MOS管M2、第三MOS管M3的漏级均与所述第一电阻R1串联以连接至电源VDD；

所述信号端与所述逻辑电路之间具有一第二电阻R2；

所述第一齐纳二极管D1，其阴极连接所述第四开漏MOS管M4的栅极，其阳极连接所述第一开漏MOS管的源极；

所述第二齐纳二极管D2，其阴极连接所述第四开漏MOS管M5的漏极和所述第五开漏MOS管M5的栅极，其阳极连接所述第四开漏MOS管的M4源极和所述第五开漏MOS管M5的源极。