[实用新型]高复合效率的VCSEL芯片有效
| 申请号： | 201920912138.7 | 申请日： | 2019-06-17 |
| 公开（公告）号： | CN209881094U | 公开（公告）日： | 2019-12-31 |
| 发明（设计）人： | 窦志珍;曹广亮;刘留;苏小平 | 申请（专利权）人： | 威科赛乐微电子股份有限公司 |
| 主分类号： | H01S5/183 | 分类号： | H01S5/183;H01S5/187;H01S5/34;H01S5/343 |
| 代理公司： | 44245 广州市华学知识产权代理有限公司 | 代理人： | 李欧 |
| 地址： | 404040 重庆*** | 国省代码： | 重庆;50 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 量子阱 中心区域 势垒 本实用新型 边缘区域 中间区域 复合层 外延层 氧化层 生长 蚀刻 表面形成 复合效率 激光芯片 晶格匹配 受激辐射 出光孔 高复合 高效率 台面 衬底 禁带 势阱 蒸镀 束缚 概率 激发 | ||
1.高复合效率的VCSEL芯片，其特征在于，所述VCSEL芯片包括衬底，以及分别生长在所述衬底相对两侧的外延层和N-contact，所述外延层包括在所述衬底表面从下至上依次生长的N-DBR、量子阱、氧化层和P-DBR，所述P-DBR、氧化层、量子阱被蚀刻至N-DBR表面形成台面，所述量子阱包括重叠生长的多对量子阱复合层，所述量子阱复合层包括重叠生长的AlxGaAs势垒、InGaAs势阱和AlxGaAs势垒，所述P-DBR上从中心到外侧依次划分为中心区域、中间区域和边缘区域，所述中心区域为出光孔，所述P-DBR上于中心区域对应位置生长有第一SiNx层，所述P-DBR上于中间区域对应位置蒸镀有P-contact，所述P-DBR上于边缘区域对应位置生长有第二SiNx层。
2.根据权利要求1所述的高复合效率的VCSEL芯片，其特征在于，所述量子阱包括重叠生长的2～5对量子阱复合层。
3.根据权利要求2所述的高复合效率的VCSEL芯片，其特征在于，每对所述量子阱复合层的AlxGaAs势垒的厚度为10埃，InGaAs势阱的厚度为10埃。
4.根据权利要求1所述的高复合效率的VCSEL芯片，其特征在于，所述台面至P-contact表面覆盖有保护层，所述保护层的截面呈Z字形完全覆盖台面并部分覆盖P-contact表面。
5.根据权利要求1所述的高复合效率的VCSEL芯片，其特征在于，所述N-DBR包括40对层叠生长的反射单元，所述P-DBR包括30对层叠生长的反射单元，所述反射单元为AlGaAs层。
6.根据权利要求1-5任一所述的高复合效率的VCSEL芯片，其特征在于，所述氧化层包括未氧化段和包围所述未氧化段的氧化段，所述未氧化段由Al0.98GaAs材料生长形成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威科赛乐微电子股份有限公司，未经威科赛乐微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201920912138.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体激光器模块光栅外腔光谱合束系统
- 下一篇：一种高能量火花塞
