[实用新型]基于硬件NTP监测的应用接口电路

说明书

本实用新型提出了一种基于硬件NTP监测的应用接口电路，其包括：主控MCU；连接于主控MCU的主控FPGA模块，主控FPGA模块连接有2路监测部分以及2路输出部分，2路监测部分采用NTP监控模块(NTP Monitor模块)，2路输出部分为2路NTP模块。NTP硬件时间戳的应用，提高了本身设备的测试精度。NTP Monitor功能是基于NTP的硬件时标实现的，NTP包的硬件时标T1、T4都是由硬件完成的，摆脱了软件打时标的不确定性，提高了测量精度。

技术领域

本实用新型涉及通信技术领域，尤其涉及一种基于硬件NTP监测的应用接口电路。

背景技术

现有技术中的时间同步装置是基于CPU网口进行检测，其效率低、精度偏差。

实用新型内容

本实用新型的目的在于提供一种基于硬件NTP监测的应用接口电路，其效率以及精度较高。

本实用新型提出的一种基于硬件NTP监测的应用接口电路，其包括：主控MCU；连接于主控MCU的主控FPGA模块，主控FPGA模块连接有2路监测部分以及2路输出部分，2路监测部分采用NTP监控模块(NTP Monitor模块)，2路输出部分为2路NTP模块。

进一步，主控FPGA模块采用EP3C25Q240C8N芯片。

进一步，NTP监控模块包括NTP监控I接口电路和NTP监控II接口电路；

NTP监控I接口电路包括：

第一以太网控制芯片DM9000E；

第一以太网控制芯片DM9000E的1脚、2脚、3脚接主控FPGA模块(第一以太网控制芯片DM9000E的1脚、2脚、3脚分别接EP3C25Q240C8N芯片的84脚、83脚、82脚)；

第一以太网控制芯片DM9000E的4脚、24脚、37脚、38脚、39脚、40脚、41脚、43 脚、44脚、45脚、46脚、47脚、49脚、50脚、51脚、52脚、53脚、54脚、56脚、57脚、 59脚、61脚、64脚、65脚、66脚、68脚、69脚、70脚、71脚、74脚、75脚为空引脚；

第一以太网控制芯片DM9000E的5脚、16脚、17脚、20脚、72脚、73脚接3.3V电源；

第一以太网控制芯片DM9000E的6脚、7脚、8脚、9脚、10脚、11脚、12脚、13脚接主控FPGA模块(第一以太网控制芯片DM9000E的6脚、7脚、8脚、9脚、10脚、11脚、12 脚、13脚分别接EP3C25Q240C8N芯片的81脚、80脚、76脚、73脚、72脚、71脚、70脚)；

第一以太网控制芯片DM9000E的14脚、15脚、18脚、19脚、23脚、42脚、48脚、58 脚、63脚接地；

第一以太网控制芯片DM9000E的21脚接有另一端接地的电容C456；

第一以太网控制芯片DM9000E的22脚接有另一端接地的电容C457，第一以太网控制芯片DM9000E的21脚、22脚之间接有晶振X400；

第一以太网控制芯片DM9000E的25脚接模拟地AGND1；

第一以太网控制芯片DM9000E的26脚通过电阻R440接模拟地AGND1；

第一以太网控制芯片DM9000E的27脚、28脚接模拟供电电源AVCC1；

第一以太网控制芯片DM9000E的29脚接第一网络变压器HR601680的6脚；