[实用新型]一种DRAM列选择驱动电路

说明书

本实用新型公开了一种DRAM列选择驱动电路，包括列选择驱动模块和电源控制模块，所述的电源控制模块的输出与多个所述的列选择驱动模块的电源输入相连，其中，所述的列选择驱动模块包括相连接的列地址选择电路和输出驱动电路。通过上述方式，本实用新型提供的DRAM列选择驱动电路，电路结构简单，设计合理，能够有效地降低DRAM列选择驱动电路在待机模式下的漏电，通过控制待机模式下的输出驱动电路的第一电源电压vss_col和第二电源电压vdd_col，来消除输出驱动电路里的晶体管的源漏两端的跨压，从而达到降低其漏电电流的目的。

技术领域

本发明涉及动态随机存储器的技术领域，具体为一种DRAM列选择信号的驱动电路及其降低漏电的方法。

背景技术

随着移动互联网和物联网的快速发展和应用，越来越多的应用运行在了移动终端上，如智能手机、平板电脑等。然而电池的发展始终没有迎来突破性的进展，这些移动终端的使用时间越来越受到电池容量的限制。待机时间长是移动终端的一个显著特点，所以降低移动终端的待机功耗是非常重要的一件事情。

动态随机存储器（DRAM）作为移动终端中必不可少的一个组成部分，其待机功耗影响着整个移动终端的使用时间。DRAM是通过列选择信号来选择位线的。由于DRAM的读操作是通过DRAM cell的电容和位线上的寄生电容做电荷共享来实现的，位线上的寄生电容不能太大，所以DRAM阵列的字线数目是受限的，这就导致DRAM里的位线数目是一个庞大的数字。而每根位线都对应着一个列选择晶体管，列选择信号是用来驱动这些晶体管的，所以列选择信号的数目也是一个很庞大的数字，且它的负载很重。传统的列选择驱动电路是通过反相器链来驱动列选择信号的，它的晶体管尺寸大，数目多，漏电电流非常大。所以，在不影响功能的情况下，降低列选择驱动电路在待机模式下的漏电电流是非常有意义的。

发明内容

本发明主要解决的技术问题是提供一种DRAM列选择驱动电路，结构简单，设计合理，能够有效地降低DRAM列选择驱动电路在待机模式下的漏电。

为解决上述技术问题，本发明采用的一个技术方案是：提供了一种DRAM列选择驱动电路，包括列选择驱动模块和电源控制模块，所述的电源控制模块的输出与多个所述的列选择驱动模块的电源输入相连，其中，所述的列选择驱动模块包括相连接的列地址选择电路和输出驱动电路。

在本发明一个较佳实施例中，所述的列地址选择电路包括NMOS链、第一PMOS晶体管、第二PMOS晶体管和第一反相器，所述的NMOS链的栅端接列选择地址的预译码信号，NMOS链的源端接地，漏端与第一PMOS晶体管和第二PMOS晶体管的漏端相连，并接到第一反相器的输入端；所述的第一PMOS晶体管的源端接电源VDD，栅端与其中一个列选择地址的预译码信号相连；所述的第二PMOS晶体管的源端接电源VDD，栅端与第一反相器的输出端相连。

在本发明一个较佳实施例中，所述的NMOS链采用2个或2个以上的NMOS晶体管两两源漏相连构成的。

在本发明一个较佳实施例中，所述的输出驱动电路包括第三PMOS晶体管、第一NMOS晶体管、第四PMOS晶体管和第二NMOS晶体管，所述的第三PMOS晶体管的源端接电源VDD，漏端与第一NMOS晶体管的漏端相连，并与第四PMOS晶体管和第二NMOS晶体管的栅端相连，第三PMOS晶体管的栅端与第一NMOS晶体管的栅端相连，并与第一反相器的输出相连；所述的第一NMOS晶体管的源端接外部第一电源电压vss_col；所述的第四PMOS晶体管的源端接外部第二电源电压vdd_col；所述的第二NMOS晶体管的源端接地，漏端与第四PMOS晶体管的漏端相连。

在本发明一个较佳实施例中，所述的电源控制模块分别输出第一电源电压vss_col和第二电源电压vdd_col。