[实用新型]一种CMOS-PECL接口电路

权利要求书

1.一种CMOS-PECL接口电路，包括PECL驱动主电路、参考电流源、控制信号产生电路，其特征在于：所述PECL驱动主电路驱动PECL接口，产生PECL电平；参考电流源为PECL驱动主电路提供对温度不敏感的驱动电流；控制信号产生电路产生PECL驱动主电路工作所需的时序控制信号。

2.如权利要求1所述的CMOS-PECL接口电路，其特征在于：所述PECL驱动主电路中，有R_L1、R_L2和电压源V_com构成负载，R_L1、R_L2分别接至输出电压V_outp端和V_outn端；R_L1支路分接四条支路，该四条支路中第一条接入参考电流源的一路驱动电流，第二条接入控制信号产生电路的一路时钟输出信号，第三条接入一路驱动电流和控制信号产生电路的一路脉冲控制信号P，第四条接入一路驱动电流和控制信号产生电路的一路脉冲控制信号N；R_L2支路分接四条支路且该四条支路与R_L1支路接入的四条支路对称。

3.如权利要求2所述的CMOS-PECL接口电路，其特征在于：所述控制信号产生电路接入PECL驱动主电路的两路时钟输出信号反相。

4.如权利要求2所述的CMOS-PECL接口电路，其特征在于：所述参考电流源的两路驱动电流所在支路与控制信号产生电路的两路脉冲控制信号P所接支路独立接入同一节点。

5.如权利要求2所述的CMOS-PECL接口电路，其特征在于：所述控制信号产生电路的两路时钟输出信号所接支路相接为一条支路，该条支路上接入参考电流源的一路驱动电流后与电压源V_com共地，控制信号产生电路的两路脉冲控制信号N接入的支路也与电压源V_com共地。

6.如权利要求2所述的CMOS-PECL接口电路，其特征在于：所述控制信号产生电路中，两路时钟输出信号由输入时钟信号C_lk经同相延时和反相延时产生为C_lkp和C_lkn，C_lkp和C_lkn分别与C_lk接入与门产生相位相反的两路对称脉冲控制信号P+和P-，且在产生对称脉冲控制信号P+和P-的支路上分别接入反相器和传输门产生对称脉冲控制信号N-和N+。