[实用新型]半导体结构及存储器

说明书

本实用新型实施例涉及一种半导体结构及存储器，半导体结构包括：衬底、栅极结构、第一源漏掺杂区以及第二源漏掺杂区；位于所述衬底内的反熔丝电容，所述第一源漏掺杂区作为所述反熔丝电容的电极板，所述反熔丝电容还包括：位于所述第一源漏掺杂区侧壁表面的电容介质层以及位于所述电容介质层表面的电容导电层。本实用新型实施例中，反熔丝电容设置于衬底内，且利用控制栅晶体管中的源极或者漏极作为反熔丝电容的下电极板，提供一种具有全新结构的半导体结构。

技术领域

本实用新型实施例涉及半导体技术领域，特别涉及一种半导体结构及存储器。

背景技术

在半导体工业中，熔丝元件由于具有多种用途而被广泛使用在集成电路中。例如，在集成电路中设计多个具有相同功能的电路模块作为备份，当发现其中一个电路模块失效时，通过熔丝元件将电路模块和集成电路中的其它功能电路烧断，而使用具有相同功能的另一个电路模块取代失效的电路模块。

反熔丝(Anti-fuse)技术具有面积小、成本低以及与半导体工艺兼容的特点。反熔丝结构是一种可以改变导电状态的结构，反熔丝结构在未激活的时候是不导电的，而在激活的时候是导电的。反熔丝结构的工作原理是依据电容介质层是否被击穿来存储数据1或0，因此，反熔丝结构能够选择性的使原本电学隔离的两个器件或芯片进行电学连接。

实用新型内容

本实用新型实施例提供一种半导体结构及存储器，提供一种具有全新结构的半导体结构，在构成反熔丝结构的同时，有利于减小反熔丝电容占据的空间位置。

为解决上述技术问题，本实用新型实施例提供一种半导体结构，包括：衬底以及位于所述衬底表面的栅极结构；位于所述栅极结构一侧的衬底内的第一源漏掺杂区，所述第一源漏掺杂区的掺杂类型为N型掺杂或P型掺杂；位于所述栅极结构另一侧的衬底内的第二源漏掺杂区，所述第二源漏掺杂区与所述第一源漏掺杂区分别位于所述栅极结构相对的两侧，且所述第二源漏掺杂区的掺杂类型与所述第一源漏掺杂区的掺杂类型相同；位于所述衬底内的反熔丝电容，所述第一源漏掺杂区作为所述反熔丝电容的电极板，所述反熔丝电容还包括：位于所述第一源漏掺杂区侧壁表面的电容介质层以及位于所述电容介质层表面的电容导电层。

本实用新型实施例还提供一种存储器，包括上述的半导体结构。

与现有技术相比，本实用新型实施例提供的技术方案具有以下优点：

本实用新型实施例提供一种结构性能优越的半导体结构，栅极结构、第一源漏掺杂区以及第二源漏掺杂区构成控制晶体管，且反熔丝电容位于衬底内，电容导电层、电容介质层以及第一源漏掺杂区构成反熔丝电容，也就是说第一源漏掺杂区既作为控制晶体管的源极或漏极，还作为反熔丝电容的下电极板。本实用新型实施例提供的半导体结构，有利于减小反熔丝电容占据的空间位置，从而减小半导体结构的体积。

另外，电容介质层位于所述沟槽底部以及整个侧壁表面；且在垂直于衬底表面方向上，沟槽的剖面形状为U形。如此，可以避免沟槽中具有尖角区域，从而避免尖端放电问题；并且，当需要击穿电容介质层时，有利于保证击穿区域集中位于第一源漏掺杂区与电容导电层正中间的电容介质层区域，提高击穿效率。

另外，电容介质层的材料与栅介质层的材料相同，且电容介质层的厚度小于或等于栅介质层的厚度，有利于保证在电容介质层未被击穿之前栅介质层不会发生击穿，进一步的提高半导体结构的性能。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1至图4为本实用新型实施例提供的半导体结构的四种示例的剖面结构示意图；

图5至图8为本实用新型一实施例提供的半导体结构的制造方法各步骤对应的剖面结构示意图；