[实用新型]控制电路

说明书

本实用新型提供了一种控制电路，包括：同步存储器，通过第一芯片与主控单元MCU连接，用于基于第一芯片的第一电平信号接收MCU发送的数据；异步存储器，通过第一芯片与MCU连接，用于基于第一芯片的第二电平信号接收MCU发送的数据；其中，第一芯片用于隔离同步存储器和异步存储器，第一电平信号与第二电平信号相反。通过本实用新型，解决了同步存储器与异步存储器之间不作隔离导致的信号存储不完整的问题，进而达到了保证数据存储的完整性的效果。

技术领域

本实用新型涉及电路领域，具体而言，涉及一种控制电路。

背景技术

当中央处理器(Central Processing Unit，简称为CPU)内置的存储器容量不够时，需要利用外部存储器接口(External Memory Interface，简称为EMIF)总线扩充容量，EMIF总线可以外扩同步存储器和异步存储器，功能和参数不同，有各自应用的需求。EMIF接口为主控制器单元(Master Controller Unit，简称为MCU)芯片与众多外部设备之间提供的一种连接方式，EMIF接口主要用来同并行存储器连接，这些存储器包括同步动态存储器SDRAM、静态随机存取存储器(Static Random Access Memory，简称为SRAM)、双口随机存储器(Double Port RAndom Memory，简称为DPRAM)、交互时矢量图Flash等，根据MCU器件的不同，EMIF数据总线可以是32位或16位的。

目前在使用时都是直接外扩同步存储器和异步存储器，中间不做隔离，这样就导致信号完整性有问题，同步数据和异步数据因为时钟不同步，也会存在一些问题。

针对上述问题，相关技术中尚未提出有效的解决方案。

实用新型内容

本实用新型实施例提供了一种控制电路，以至少解决相关技术中同步存储器与异步存储器之间不作隔离导致的信号存储不完整的问题。

根据本实用新型的一个实施例，提供了一种控制电路，包括：同步存储器，通过第一芯片与主控单元MCU连接，用于基于所述第一芯片的第一电平信号接收所述MCU发送的数据；异步存储器，通过所述第一芯片与所述MCU连接，用于基于所述第一芯片的第二电平信号接收所述MCU发送的所述数据；其中，所述第一芯片用于隔离所述同步存储器和所述异步存储器，所述第一电平信号与所述第二电平信号相反。

通过本实用新型，由于同步存储器，通过第一芯片与主控单元MCU连接，用于基于第一芯片的第一电平信号接收MCU发送的数据；异步存储器，通过第一芯片与MCU连接，用于基于第一芯片的第二电平信号接收MCU发送的数据；其中，第一芯片用于隔离同步存储器和异步存储器，第一电平信号与第二电平信号相反。可以实现同步存储器与异步存储器之间的线路隔离，因此，可以解决相关技术中同步存储器与异步存储器之间不作隔离导致的信号存储不完整的问题，达到了保证数据存储的完整性的效果。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1是根据本实用新型实施例的控制电路的示意图；

图2a是本实施例中的电路图(一)；

图2b是本实施例中的电路图(二)；

图3是本实施例中的第一芯片(SN74LVC245)的真值表；

图4是本实施例中的第二芯片(SN74LVC1G14)的真值表；

图5是本实施例中的EMIF总线的输入输出信号图；

图6是本实施例中的SDRAM专用EMIF引脚的示意图；

图7是本实施例中的异步存储器的专用引脚的示意图；