[实用新型]一种基于四颗MOS管芯片的封装组件有效
申请号: | 201920345652.7 | 申请日: | 2019-03-18 |
公开(公告)号: | CN209515664U | 公开(公告)日: | 2019-10-18 |
发明(设计)人: | 邓海飞;何柱良;彭晨 | 申请(专利权)人: | 深圳宝砾微电子有限公司 |
主分类号: | H01L25/07 | 分类号: | H01L25/07;H01L23/495;H01L23/31;H01L23/552;H01L23/367 |
代理公司: | 深圳中一联合知识产权代理有限公司 44414 | 代理人: | 张全文 |
地址: | 518000 广东省深圳市南山区科技园南*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 芯片 基岛表面 栅极引脚 基岛 封装组件 印刷电路板 芯片封装技术 本实用新型 第二电极 第一电极 电磁干扰 基板表面 散热效率 封装体 管脚 基板 排布 封装 电路 占用 合并 | ||
1.一种基于四颗MOS管芯片的封装组件,其特征在于,所述封装组件包括:
基板;
设于基板表面并依序排布的第一电极、第二电极、第一基岛、第二基岛、第三基岛以及第四基岛;
设于所述第一基岛表面的第一MOS管芯片,所述第一MOS管芯片的漏极与所述第一基岛电性连接;
设于所述第二基岛表面的第二MOS管芯片,所述第二MOS管芯片的漏极与所述第二基岛电性连接;
设于所述第三基岛表面的第三MOS管芯片,所述第三MOS管芯片的漏极与所述第三基岛电性连接;
设于所述第四基岛表面的第四MOS管芯片,所述第四MOS管芯片的漏极与所述第四基岛电性连接;以及
用于对所述基板、所述第一电极、所述第二电极、所述第一基岛、所述第二基岛、所述第三基岛、所述第四基岛、所述第一MOS管芯片、所述第二MOS管芯片、所述第三MOS管芯片以及所述第四MOS管芯片进行封装的封装体,所述封装体设有第一栅极引脚、第二栅极引脚、第三栅极引脚、第四栅极引脚;
其中,所述第一MOS管芯片的源极与所述第一电极连接,所述第一MOS管芯片的栅极与所述第一栅极引脚连接,所述第一MOS管芯片的漏极与所述第二MOS管芯片的源极连接,所述第二MOS管芯片的栅极与所述第二栅极引脚连接,所述第四MOS管芯片的栅极与所述第四栅极引脚连接,所述第四MOS管芯片的源极与所述第二电极连接,所述第四MOS管芯片的漏极与所述第三MOS管芯片的源极连接,所述第三MOS管芯片的栅极与所述第三栅极引脚连接。
2.如权利要求1所述的封装组件,其特征在于,所述第一电极设于所述基板的第一侧,所述第二电极设于所述基板的第二侧,所述第一电极与所述第二电极对立设置。
3.如权利要求1所述的封装组件,其特征在于,所述封装体的形状为多边形。
4.如权利要求3所述的封装组件,其特征在于,所述多边形包括正方形或者矩形。
5.如权利要求1所述的封装组件,其特征在于,所述第一MOS管芯片的漏极通过导电胶与所述第一基岛贴合,所述第二MOS管芯片的漏极通过导电胶与所述第二基岛贴合。
6.如权利要求1所述的封装组件,其特征在于,所述第三MOS管芯片的漏极通过导电胶与所述第三基岛贴合,所述第四MOS管芯片的漏极通过导电胶与所述第四基岛贴合。
7.如权利要求1所述的封装组件,其特征在于,所述封装体为塑料封装。
8.如权利要求1所述的封装组件,其特征在于,所述第一MOS管芯片为N型MOS管芯片或者P型MOS管芯片,所述第二MOS管芯片为N型MOS管芯片或者P型MOS管芯片,所述第三MOS管芯片为N型MOS管芯片或者P型MOS管芯片,所述第四MOS管芯片为N型MOS管芯片或者P型MOS管芯片。
9.如权利要求1所述的封装组件,其特征在于,所述第一电极、所述第二电极、所述第一基岛、所述第二基岛、所述第三基岛以及所述第四基岛为金属铜片。
10.如权利要求1所述的封装组件,其特征在于,所述第二MOS管芯片的源极通过导线与所述第一基岛连接,所述第三MOS管芯片的源极通过导线与所述第四基岛连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳宝砾微电子有限公司,未经深圳宝砾微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201920345652.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类