[实用新型]移位寄存器单元、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括输入电路、输出电路、第一节点降噪电路和降噪复位电路；

其中，所述输入电路与第一节点连接，配置为响应于输入信号将所述输入信号写入所述第一节点，以控制所述第一节点的电平；

所述输出电路与所述第一节点和输出端连接，配置为接收时钟信号并在所述第一节点的电平的控制下将所述时钟信号输出至所述输出端；

所述第一节点降噪电路分别与所述第一节点、第一降噪节点和第二降噪节点连接，配置为在所述第一降噪节点的电平或所述第二降噪节点的电平的控制下，对所述第一节点进行降噪；

所述降噪复位电路与所述第一降噪节点和所述第二降噪节点连接，配置为响应于第一复位信号对所述第一降噪节点和所述第二降噪节点进行复位。

2.根据权利要求1所述的移位寄存器单元，其特征在于，还包括第一降噪电路、第二降噪电路、第一控制电路和第二控制电路；

其中，所述第一降噪电路分别与所述第一节点、所述第一降噪节点和第一控制节点连接，配置为在所述第一节点的电平和所述第一控制节点的电平的控制下，对所述第一降噪节点的电平进行控制；

所述第二降噪电路分别与所述第一节点、所述第二降噪节点和第二控制节点连接，配置为在所述第一节点的电平和所述第二控制节点的电平的控制下，对所述第二降噪节点的电平进行控制；

所述第一控制电路与所述第一节点和所述第一控制节点连接，配置为在所述第一节点的电平的控制下，对所述第一控制节点的电平进行控制；

所述第二控制电路与所述第一节点和所述第二控制节点连接，配置为在所述第一节点的电平的控制下，对所述第二控制节点的电平进行控制。

3.根据权利要求1所述的移位寄存器单元，其特征在于，还包括输出复位电路，

其中，所述输出复位电路与所述输出端连接，配置为响应于所述第一复位信号对所述输出端进行复位。

4.根据权利要求3所述的移位寄存器单元，其特征在于，所述输出复位电路还与所述第一节点连接，配置为响应于所述第一复位信号对所述第一节点进行复位。

5.根据权利要求1-4任一所述的移位寄存器单元，其特征在于，还包括第一节点复位电路，

其中，所述第一节点复位电路与所述第一节点连接，配置为响应于第二复位信号对所述第一节点进行复位。

6.根据权利要求1-4任一所述的移位寄存器单元，其特征在于，还包括输出降噪电路，

其中，所述输出降噪电路分别与所述第一降噪节点、所述第二降噪节点和所述输出端连接，配置为在所述第一降噪节点的电平或所述第二降噪节点的电平的控制下，对所述输出端进行降噪。

7.根据权利要求1-4任一所述的移位寄存器单元，其特征在于，所述降噪复位电路包括第一晶体管和第二晶体管；

所述第一晶体管的栅极和第一复位端连接以接收所述第一复位信号，所述第一晶体管的第一极和所述第一降噪节点连接，所述第一晶体管的第二极和第一电压端连接；

所述第二晶体管的栅极和所述第一复位端连接以接收所述第一复位信号，所述第二晶体管的第一极和所述第二降噪节点连接，所述第二晶体管的第二极和所述第一电压端连接。

8.根据权利要求1-4任一所述的移位寄存器单元，其特征在于，所述输入电路包括第三晶体管；

所述第三晶体管的栅极与第一极连接，且和输入端连接以接收所述输入信号，所述第三晶体管的第二极和所述第一节点连接。

9.根据权利要求1-4任一所述的移位寄存器单元，其特征在于，所述输出电路包括第四晶体管和第一电容；

所述第四晶体管的栅极和所述第一节点连接，所述第四晶体管的第一极和时钟信号端连接以接收所述时钟信号，所述第四晶体管的第二极和所述输出端连接；

所述第一电容的第一极和所述第一节点连接，所述第一电容的第二极和所述输出端连接。