[实用新型]一种用于低电压低压差LDO的限流电路

说明书

本实用新型公开一种用于低电压低压差LDO的限流电路，通过NMOS管NM5、PMOS管PM6、PMOS管PM7、PMOS管PM8、PMOS管PM9、NMOS管NM11、NMOS管NM12和电阻R3、电阻R4、电阻R5构成的局部多重反馈环路，能够有效改善低电压低压差工作LDO的限流电路启动瞬态限流能力差的问题。

〖技术领域〗

本实用新型属于半导体集成电路领域，特别涉及一种用于低电压低压差LDO 的限流电路。

〖背景技术〗

深亚微米大规模电路中，为了提升供电电源的效率，降低芯片内部散热效率，一般使用外部DC-DC将输入电源(如锂电池4.2V)降低到略高于电源，芯片内部再将这个电源电压通过低压差LDO降低到逻辑供电电压。譬如LDO输入电压1.3V，输出逻辑供电电压1.1V，低压差LDO中，上电瞬态LDO输出限流电路是一个关键模块，它用以保护芯片不会因为上电瞬态产生瞬态大电流而损坏。

如图1所示，给出了一种典型的低电压、低压差LDO主体电路原理示意图。

如图2所示，现有技术方案一，在VREF端采样RC滤波方式，使得VREF缓慢上升，但是由于VOUT跟随VREF上升，所以输出电流被限制在了SR*Cout。

但是在低电压低压降应用中，由于VIN非常小，所以VREF使用NMOS做输入对管，所以在VREF＜Vthn即NMOS的阈值电压时，由于输入对管失效，所以VOUT 跟随VREF的特性是不能满足的，由此有一段时间(VREF，VOUT＜Vthn)时会产生不可控的瞬态过流。由于正常工作时VIN-VOUT非常小(譬如0.2V)，所以 Power MOS管PMO的尺寸非常大以保障正常工作最大电流条件下LDO依然可以正常工作。而在VOUT非常小的时候，VIN-VOUT又有可能会非常大(譬如1V)，所以启动瞬态过流可能是正常工作最大电流的5倍以上，是一个非常明显的过流过程。

如图3所示，现有技术方案二，通过PM01镜像PMO的电流，假设PMO和PMO1 的尺寸比例为N∶1；当PMO中的电流大于Vref/(N*RO)时，VOC大于Vref，使得 MO中产生电流，从而抬升PMO栅极电压，降低输出电流。

方案二在低电压低压差LDO中应用的缺点如下：

由于VIN-VOUT非常低，一般为了节约设计面积，PMO在大电流状态下处于线性区，此时PMO和PMO1的镜像关系就下降的非常厉害，导致VIN在正常工作电压附近，VOUT爬坡瞬态PMO与PMO1中电流比例变化非常剧烈，从而导致限流值变化非常剧烈，并不适用。

在VIN上电爬坡的启动瞬态，由于VOC反馈电压必须大于VREF才可以起到主导作用，所以在VOUT上升到VREF之前，VOC也会远小于VREF，导致这一段时间VOC的反馈限流作用消失，同样会产生一个严重过流的情况。

〖实用新型内容〗

本实用新型提出一种用于低电压低压差LDO的限流电路，能够有效改善低电压低压差工作LDO的限流电路启动瞬态限流能力差的问题。其具体技术方案如下。

一种用于低电压低压差LDO的限流电路，包括PMOS管PM1、PMOS管PM2、 PMOS管PM3、PMOS管PM4、PMOS管PM5、PMOS管PM6、PMOS管PM7、PMOS管PM8、 PMOS管PM9、NMOS管NM1、NMOS管NM2、NMOS管NM3、NMOS管NM4、NMOS管NM5、 NMOS管NM6、NMOS管NM7、NMOS管NM8、NMOS管NM9、NMOS管NM10、NMOS管 NM11、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5和电容C1；

NMOS管NM1的栅极接输入电压VINA，源极接NMOS管NM2的漏极；NMOS管 NM2的栅极接基准电压VREF；

NMOS管NM3的栅极接输入电压VINB，源极接NMOS管NM4的漏极；NMOS管 NM4的源极与NMOS管NM2的源极连接；