[实用新型]一种基于FPGA的多接口MVB网络故障诊断器有效
申请号: | 201920326534.1 | 申请日: | 2019-03-15 |
公开(公告)号: | CN209805846U | 公开(公告)日: | 2019-12-17 |
发明(设计)人: | 胡黄水;杨兴旺;赵航;王宏志;吕洪武 | 申请(专利权)人: | 长春工业大学 |
主分类号: | H04L12/40 | 分类号: | H04L12/40;H04L12/26;G06F11/32;G06F13/40;G06F13/42 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 130012 吉林省长春市*** | 国省代码: | 吉林;22 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 主控模块 以太网接口模块 串行接口模块 故障诊断器 故障诊断设备 显示接口模块 本实用新型 模块化设计 故障诊断 显示模块 协同控制 应用提供 诊断结果 多接口 诊断器 传输 局限 应用 | ||
本实用新型涉及一种基于FPGA的多接口MVB网络故障诊断器,该诊断器采用模块化设计,具体包括:主控模块、FPGA模块、MVB模块、串行接口模块、USB接口模块、以太网接口模块和显示接口模块。MVB模块、串行接口模块、USB接口模块和以太网接口模块分别和FPGA模块连接,FPGA模块、显示模块分别和主控模块连接,在主控模块和FPGA模块的协同控制下,实现MVB网络的故障诊断以及诊断结果的显示和传输。解决MVB网络故障诊断设备接口单一引起的应用局限问题,提高其适用性,为MVB网络故障诊断器的广泛应用提供技术方案。
技术领域
本实用新型涉及一种多功能车辆总线MVB(Multifunction Vehicle BusController,MVB)网络故障诊断器设计方法,特别是一种基于FPGA的具有多接口的MVB网络故障诊断器,实现对MVB网络故障的诊断及提供与其它设备连接的接口。
背景技术
MVB网络控制系统长期工作在高温、电磁干扰严重等恶劣环境条件下,容易出现各种故障。而一旦发生故障,将导致控制系统无法正常工作,严重影响列车的运行安全,甚至带来巨大经济和人员损失。
现有MVB网络故障诊断系统大都采用国外如四门子、庞巴迪等集成的网络控制系统,其技术成熟,可靠性高,但价格高昂且技术保密。国产系统大都存在接口单一以及人机交互能力弱等问题,因此应用受限,也就是说对应不同接口的设备需要不同的故障诊断器,通用性差。
发明内容
本实用新型针对现有故障诊断器接口单一问题,提供一种基于FPGA的多接口MVB网络故障诊断器,使MVB网络故障诊断器具有串口、USB、以太网以及本地显示的接口能力,提高MVB网络故障诊断器的适用性,实现与其它设备的有效连接。
本实用新型提供一种基于FPGA的多接口MVB网络故障诊断器,包括:主控模块、FPGA模块、MVB模块、串行接口模块、USB接口模块、以太网接口模块以及显示接口模块。MVB模块和FPGA模块连接访问MVB网络,并在主控模块的控制下实现对MVB网络的故障诊断,然后将诊断结果通过显示接口显示,并在主控和FPGA模块的协同控制下将诊断结果通过串行接口模块、USB接口模块、以太网接口模块传输给其它设备。
所述的主控模块为多接口MVB网络故障诊断器的控制模块,其主要芯片为STM32F103ZET6。通过主控模块的SPI总线与FPGA模块通信,接收MVB模块数据,并将诊断结果发送给显示接口模块,以及串行接口模块、USB接口模块和以太网接口模块中某一模块。
所述的FPGA模块为多接口MVB网络故障诊断器的辅助控制模块,其主要芯片为FPGA EP4CE6F17C8。通过FPGA模块与主控模块的SPI总线,进行MVB网络数据采集,以及故障诊断结果的传输。诊断结果既可自动选择串行接口模块、USB接口模块和以太网接口模块中某一模块进行传输,也可通过拨码开关手动选择串行接口模块、USB接口模块和以太网接口模块中某一模块进行传输。此外,FPGA模块包含晶振和复位电路,为FPGA模块提供时钟和复位信号。而且,FPGA模块驱动LED状态显示电路,分别提供电源指示、工作指示、串口连接指示、USB连接指示和以太网连接指示。
所述的MVB模块为多接口MVB网络故障诊断器的MVB网络接入模块,采用瑞士杜根的D013 MVB控制器。通过该模块多接口MVB网络故障诊断器可以接入MVB网络,实现与MVB网络中其它设备之间的通信。为了简化该模块与FPGA模块的连接,通过配置该模块的MODE2和MODE1引脚为“高”和“低”低电平,即逻辑“1”“0”,来实现该模块和FPGA模块之间的接口为SPI,也就是说实现将MVB网络数据通过SPI传输至FPGA模块。此外,为了实现该模块的电气中距离传输(也即是说传输距离不大于200米),模块的MODE0引脚应该配置为“高”电平,即逻辑“1”。而且,为了使该模块在上电/掉电或其它低电压情况下能恢复正常工作,通过FPGA模块向该模块/RESET引脚提供复位信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长春工业大学,未经长春工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201920326534.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:无线智能家居控制系统
- 下一篇:一种安全生产数据前置机