[实用新型]一种信号处理机和雷达系统

权利要求书

1.一种信号处理机，其特征在于，应用于待测区域的异物检测，所述信号处理机包括：

现场可编程门阵列FPGA，所述FPGA集成有ARM处理器；

所述FPGA，用于对来自射频系统的雷达回波信号进行预处理，获得预处理后的信号；所述射频系统用于向所述待测区域发送雷达探测信号，并接收所述雷达探测信号对应的所述雷达回波信号，以及向所述信号处理机发送所述雷达回波信号；

所述ARM处理器，用于根据预先生成的杂波图对所述预处理后的信号进行恒虚警率处理，获得所述待测区域的异物检测结果；所述杂波图为根据所述待测区域不包含异物时的雷达扫描数据生成。

2.根据权利要求1所述的信号处理机，其特征在于，所述ARM处理器挂接有第一存储器和第二存储器；所述第一存储器与所述ARM处理器通过第一串行外设接口通信，所述第二存储器与所述ARM处理器通过第二串行外设接口通信；

所述第一存储器，用于存储所述FPGA的程序和所述ARM处理器的程序；所述FPGA，还用于从所述第一存储器读取所述FPGA的程序，并执行所述FPGA的程序以实现对所述信号处理机的逻辑控制和对所述雷达回波信号的预处理；所述ARM处理器，还用于从所述第一存储器读取所述ARM处理器的程序，并执行所述ARM处理器的程序以根据预先生成的杂波图对所述预处理后的信号进行恒虚警率处理，获得所述待测区域的异物检测结果；

所述第二存储器，用于存储所述杂波图。

3.根据权利要求1所述的信号处理机，其特征在于，还包括：模数转换器ADC和直接数字式频率合成器DDS；

所述ADC与所述FPGA通过第三串行外设接口通信；

所述DDS与所述FPGA通过第四串行外设接口通信；

所述FPGA，还用于控制选择所述ADC和所述DDS的工作模式，以及为所述ADC和所述DDS配置工作参数；

所述DDS，用于根据所述FPGA的控制向所述射频系统发送线性调频信号，以使所述射频系统根据所述线性调频信号向所述待测区域发送所述雷达探测信号；

所述ADC，用于对所述雷达回波信号进行采样获得数字信号，并向所述FPGA发送所述数字信号；

所述FPGA，具体用于对所述信号处理机进行逻辑控制，以及对所述数字信号进行预处理，获得所述预处理后的信号。

4.根据权利要求3所述的信号处理机，其特征在于，所述FPGA挂接有第三存储器；

所述FPGA，用于将所述预处理后的信号传输至所述第三存储器；

所述第三存储器，用于存储所述预处理后的信号；

所述ARM处理器，具体用于从所述第三存储器读取所述预处理后的信号，根据预先生成的杂波图对所述预处理后的信号进行恒虚警率处理，获得所述待测区域的异物检测结果；将所述异物检测结果上传至服务器。

5.根据权利要求4所述的信号处理机，其特征在于，所述信号处理机还包括：第一时钟芯片，第二时钟芯片和晶振；

所述第一时钟芯片，用于为所述ADC、所述DDS和所述FPGA提供同步时钟信号；

所述第二时钟芯片，用于为所述ARM处理器和所述第三存储器提供工作时钟信号；

所述晶振，用于为所述FPGA提供工作时钟信号。

6.根据权利要求5所述的信号处理机，其特征在于，还包括：FPGA电源，ADC电源，DDS电源，第一时钟芯片电源和第二时钟芯片电源。

7.根据权利要求6所述的信号处理机，其特征在于，还包括：复位芯片和/或复位按键；

所述复位芯片，用于监控所述信号处理机中电源的上电情况，当所有电源启动后，向所述FPGA发送第一上电复位信号；

所述复位按键，用于响应用户的操作触发，向所述FPGA发送第二上电复位信号；

所述FPGA，还用于根据接收到的所述第一上电复位信号或所述第二上电复位信号，控制所有芯片复位。