[实用新型]低延时网络路由器

说明书

本实用新型公开一种低延时网络路由器，其包括复数个路由器顶层架构，该路由器顶层架构包括下游虚通道状态记录模块，输入端口模块1，虚通道模块1，超前路由计算模块1，虚通道模块P，输入端口模块P，超前路由计算模块P，热点检测模块，交叉开关分配模块，以及交叉开关。因虚通道模块1与虚通道模块P相交处设置有交叉开关，输入端口模块1与输入端口模块P相交处设置有交叉开关分配模块，交叉开关与交叉开关分配模块相互连接。因采用交叉开关与交叉开关分配模块相互连接的结构，短了路由器内部数据的流水级数，减少路由器内部单跳传输延时和多跳传输延时，从而达到提高数据传输的成功率，提高网络系统的可靠性。

【技术领域】

本实用新型涉及一种用于家庭或小工业区领域的低延时网络路由器。

【背景技术】

随着半导体工业技术进步和系统多核化发展，多核芯片的片内的通信技术一直是人们关注的焦点之一，与传统总线相比，片上网络(networkonchip noc)具有可扩展性强、灵活性高等特点，被认为是解决多核互连的有效方案[1].而路由器作为提供NOC通信的实体，其架构设计对片上网络的性能至关重要。在高负载情况下的现有NOC网络中，某些路由器可能由于长时间处理大量的数据包而局部发热过高所形成热点的情况，影响了系统的可靠性。现有技术中通过并行处理虚通道分配，交叉开关分配，以及数据传输阶段，实现一个两级流水的虚通道路由器架构。由于所述的并行处理虚通道只能储存相应类型的数据包不能处理，容易导致并行处理虚通道网络容易陷入拥塞状态或被堵的状态。

【实用新型内容】

本实用新型的技术目的是为了解决上述现有技术存在的问题而提供一种能够提高数据传输的成功率，提高网络系统的可靠性的新低压电力线网络路由器系统。

为了实现上述技术问题，本实用新型所提供一种低延时网络路由器，其包括复数个路由器顶层架构，该路由器顶层架构包括下游虚通道状态记录模块：用于控制拥塞信息输出到上游的功能，用于控制虚通道状态是否更新。

输入端口模块1：包含虚通道号，下游输出方向，下游虚通道号，该输入端口模块1分别与下游虚通道状态记录模块，超前路由计算模块1，虚通道模块P相互连接，控制是否输出请求指令功能，具有5个输入端口模块1。

虚通道模块1：用于待发送微片信息，分别与输入端口模块1相互连接的；有5个虚通道。

超前路由计算模块1：该模块与输入端口模块1，超前路由计算模块P相互连接，用于控制目的地址，输出方向，下游输出方向的功能。

虚通道模块P：用于待发送图片，该虚通道模块P与输入端口模块P。

输入端口模块P：包含虚通道号，下游输出方向，下游虚通道号，该输入端口模块P与虚通道模块P相互连接。

超前路由计算模块P：用于输出方向，下游输出方向的功能；该超前路由计算模块P与超前路由计算模块1，输入端口模块P相互连接。

热点检测模块，用于热点信息输出的功能，该热点检测模块一端连接于输入端口模块1与输入端口模块P相交处。

交叉开关分配模块，用于供端口分配功能，该交叉开关分配模块分别与热点检测模块，输入端口模块P相互连接。

交叉开关，该交叉开关分别与虚通道模块1，输入端口模块1与交叉开关分配模块相互连接；每个路由器顶层架构是由5个个虚通道，5个输入端口模块，5个超前路由计算模块，1个下游虚通道状态记录模块，1个热点检测模块，1个交叉开关分配模块，以及1个交叉开关。