[实用新型]用于控制数控衰减器信号过冲的电路

权利要求书

1.用于控制数控衰减器信号过冲的电路，其特征是包括射频衰减模块(101)、驱动控制模块(102)、逻辑控制模块(103)，所述射频衰减模块(101)由多个不同衰减量的衰减模块级联构成，每个衰减模块包括电阻和控制开关；所述逻辑控制模块(103)的控制信号输出端连接驱动控制模块(102)控制信号输入端；驱动控制模块(102)的反相控制信号输出端连接射频衰减模块(101)的反相控制信号输入端。

2.根据权利要求1所述的用于控制数控衰减器信号过冲的电路，其特征是所述衰减模块包括串联电阻(R1)、并联电阻(R2)、串联开关(201)和并联开关(202)，所述串联电阻(R1)与串联开关(201)并联组成串联电路，并联电阻(R2)和并联开关(202)串联组成并联电路，并联电路一端连接串联电路，另一端接地。

3.根据权利要求2所述的用于控制数控衰减器信号过冲的电路，其特征是所述串联开关(201)由场效应晶体管(M17)和栅极串联电阻(R3)组成，并联开关(202)由场效应晶体管(M18)和栅极串联电阻(R4)组成。

4.根据权利要求1所述的用于控制数控衰减器信号过冲的电路，其特征是所述驱动控制模块(102)包括输入单端转反相电路、电平移位电路和输出驱动电路；所述的单端转反相电路的输入端接逻辑控制模块，第一输出端接电平移位电路第一输入端，第二输出端接电平移位电路的第二输入端，将单端的输入信号转换为反相信号输出；所述的电平移位电路包括第一PMOS晶体管(M9)、第二PMOS晶体管(M10)、第三PMOS晶体管(M13)和第四PMOS晶体管(M14)，第一NMOS晶体管(M11)、第二NMOS晶体管(M12)、第三NMOS晶体管(M15)、第四NMOS晶体管(M16)；其中第一PMOS晶体管(M9)的栅极与Vin_P输入端口相连，漏极与第二PMOS晶体管(M10)的源极相连，第三PMOS晶体管(M13)的栅极与Vin_N输入端口相连，漏极与第四PMOS晶体管(M14)的源极相连，第一NMOS晶体管(M11)的漏极与第二PMOS晶体管(M10)的漏极相连，源极与第二NMOS晶体管(M12)的漏极相连，栅极与V_Bias输入偏置相连，第三NMOS晶体管(M15)的漏极与第四PMOS晶体管(M14)的漏极相连，源极与第四NMOS晶体管(M16)的漏极相连，栅极与V_Bias输入偏置相连，第二NMOS晶体管(M12)的栅极与第四NMOS晶体管(M16)的漏极相连，漏极与第四NMOS晶体管(M16)的栅极相连；

所述的输出驱动电路包括第五PMOS晶体管(M1)、第六PMOS晶体管(M3)、第七PMOS晶体管(M5)和第八PMOS晶体管(M7)，第五NMOS晶体管(M2)、第六NMOS晶体管(M4)、第七NMOS晶体管(M6)、第八NMOS晶体管(M8)；第八PMOS晶体管(M7)的栅极与Vin_P输入端口相连，漏极与第七PMOS晶体管(M5)的栅极相连，第七PMOS晶体管(M5)的漏极与Vout_N输出端口、第七NMOS晶体管(M6)的漏极相连，栅极与第七NMOS晶体管(M6)的栅极相连，第八NMOS晶体管(M8)的栅极与第四NMOS晶体管(M16)的漏极相连，漏极与第七NMOS晶体管(M6)的源极相连，第六PMOS晶体管(M3)的栅极与Vin_N输入端口相连，漏极与第五PMOS晶体管(M1)的栅极相连，第五PMOS晶体管(M1)的漏极与Vout_P输出端口、第五NMOS晶体管(M2)的漏极相连，栅极与第五NMOS晶体管(M2)的栅极相连，第六NMOS晶体管(M4)的栅极与第二NMOS晶体管(M12)的漏极相连，漏极与第五NMOS晶体管(M2)的源极相连。

5.根据权利要求1所述的用于控制数控衰减器信号过冲的电路，其特征是所述射频衰减模块(101)包括0.5dB衰减模块(110)、1dB衰减模块(111)、2dB衰减模块(112)、4dB衰减模块(113)、8dB衰减模块(114)和16dB衰减模块(115)。