[实用新型]一种抗干扰延迟启动控制电路及系统

说明书

本实用新型公开了一种抗干扰延迟启动控制电路及系统，其通过设置有主控模块输出两路控制信号并通过设置有抗干扰延迟模块对主控模块输出的两路控制信号受到干扰的情况下保证开关控制模块的关断状态或延迟开关控制模块的导通时间，从而解决了存在干扰情况下使得电路误启动和/或电路启动延迟时间无法精确控制的技术问题。

技术领域

本实用新型涉及电子电路设计技术领域，尤其是涉及一种抗干扰延迟启动控制电路及系统。

背景技术

由于科技的不断发展，电磁干扰问题在仪器设备使用的各种场景中都存在，为此，需要对重要或容易产生危险后果的仪器设备设置抗干扰和延迟功能的启动电路来对加强对设备的控制。

现有技术中，一般的控制系统，采用单信号控制开关电路的导通和关断，在芯片上电或复位时，或在外部有强干扰信号时，在单片机输出控制信号不确定时，使开关电路的导通和关断处于不确定的情况；而一般的延迟控制电路，采用控制管基极或开关管栅极加电容。电容的充电电流无法控制到很小，电容一般采用大容量的电解电容。电解电容的体积比较大，而且容量大后规格型号相对减少，延迟时间无法精确控制。

因此如何解决上述如何处理存在干扰情况下使得开关电路误启动和/或开关电路启动延迟时间无法精确的技术问题，成为本领域技术人员急需解决的技术问题。

实用新型内容

本实用新型旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本实用新型的一个目的是提供一种可抗强干扰、精确控制延迟时间的抗干扰延迟启动控制电路。

为此，本实用新型的第二个目的是提供一种可抗强干扰、精确控制延迟时间的抗干扰延迟启动控制系统。

本实用新型所采用的技术方案是：

第一方面，本实用新型提供一种抗干扰延迟启动控制电路，其包括：主控模块、抗干扰延迟模块和开关控制模块；其中，所述主控模块包括第一输出端和第二输出端，所述主控模块的第一输出端和第二输出端分别与所述抗干扰延迟模块的输入端连接，所述抗干扰延迟模块的输出端与所述开关控制模块的输入端连接。

进一步地，所述抗干扰延迟模块包括：第一开关管、第二开关管和第一储能元件；所述主控模块的第一输出端分别与所述第二开关管的负输出端、所述开关控制模块的输入端连接，所述第二开关管的控制端分别与所述第一储能元件的一端、所述第一开关管的正输出端连接，所诉主控模块的第二输出端与所述第一开关管的控制端连接，所述第一开关管的负输出端分别与所述第一储能元件的另一端、所述开关控制模块的输入端连接后共地。

进一步地，所述开关控制模块包括第三开关管；所述开关控制模块的输入端为所述第三开关管的控制端，所述主控模块的第一输出端与所述第三开关管的控制端连接，所述第三开关管的负输出端接地，所述第三开关管的正输出端与外部设备连接。

进一步地，所述第一开关管为第一NPN三极管，所述第二开关管为第一PNP三极管，所述第三开关管为第一NMOS管，所述第一储能元件为第一电容；所述第一开关管的控制端为所述第一NPN三极管的基极，所述第一开关管的正输出端为所述第一NPN三极管的集电极，所述第一开关管的负输出端为所述第一NPN三极管的发射极，所述第二开关管的控制端为所述第一PNP三极管的基极，所述第二开关管的负输出端为所述第一PNP三极管的发射极，所述第二开关管的正输出端为所述第一PNP三极管的集电极，所述第三开关管的控制端为所述第一NMOS管的栅极，所述第三开关管的负输出端为第一NMOS管的源极，所述第三开关管的正输出端为所述第一NMOS管的漏极。

进一步地，所述抗干扰延迟启动控制电路在未启动状态所述主控模块的第一输出端输出低电平信号且所述主控模块的第二输出端输出高电平信号；所述抗干扰延迟启动控制电路在启动状态所述主控模块的第一输出端输出高电平信号且所述主控模块的第二输出端输出低电平信号。