[实用新型]半导体装置

说明书

实施方式提供一种半导体装置，具备：布线衬底；第一半导体衬底，设置在布线衬底的上方，且在表面形成着第一半导体电路的存储器衬底；第二半导体衬底，设置在第一半导体衬底与布线衬底之间，比第一半导体衬底厚，且在表面形成着第二半导体电路的存储器衬底；凸块，设置在第一半导体衬底与第二半导体衬底间之间，将第一半导体衬底与第二半导体衬底电连接；第一粘接性树脂，设置在第一半导体衬底与第二半导体衬底之间，粘接第一半导体衬底与第二半导体衬底；及密封树脂，形成在第一半导体衬底与第二半导体衬底之间、第二半导体衬底与布线衬底之间、及第一半导体衬底与第二半导体衬底的周围，将第一半导体衬底与第二半导体衬底密封。

[相关申请]

本实用新型享有以日本专利申请2018-118175号(申请日：2018年6月21日)为基础申请的优先权。本实用新型通过参照该基础申请而包含基础申请的全部内容。

技术领域

本实用新型的实施方式涉及一种半导体装置。

背景技术

为了实现半导体装置的小型化或高功能化，开发有将以贯通通孔与微凸块相互连接的多个半导体存储器衬底积层而成的半导体封装。已知有一种半导体封装，在使形成着半导体元件的面朝向上方相互积层而成的半导体存储器衬底积层构造中，使最下层的存储器衬底的厚度大于其它存储器衬底的厚度。

实用新型内容

实施方式提供一种提高了半导体衬底间的接合可靠性的半导体装置。

实施方式的半导体装置具备：布线衬底；第一半导体衬底，是设置在所述布线衬底的上方，且在表面形成着第一半导体电路的存储器衬底；第二半导体衬底，是设置在所述第一半导体衬底与所述布线衬底之间，比所述第一半导体衬底厚，且在表面形成着第二半导体电路的存储器衬底；凸块，设置在所述第一半导体衬底与所述第二半导体衬底间之间，将所述第一半导体衬底与所述第二半导体衬底电连接；第一粘接性树脂，设置在所述第一半导体衬底与所述第二半导体衬底之间，粘接所述第一半导体衬底与第二半导体衬底；及密封树脂，形成在所述第一半导体衬底与第二半导体衬底之间、所述第二半导体衬底与所述布线衬底之间、及所述第一半导体衬底与第二半导体衬底的周围，将所述第一半导体衬底与第二半导体衬底密封。

另外，另一实施方式的半导体装置具备：布线衬底；积层体，设置在所述布线衬底，包括形成着半导体电路的多片半导体衬底；第一半导体衬底，是所述积层体中距离所述布线衬底最远地设置，且在表面形成着第一半导体电路的存储器衬底；第二半导体衬底，是所述积层体中距离所述布线衬底最近地设置，比所述第一半导体衬底厚，且在表面形成着第二半导体电路的存储器衬底；凸块，将所述多片半导体衬底分别电连接；粘接性树脂，设置在所述多片半导体衬底之间，将所述多片半导体衬底分别粘接；及密封树脂，形成在所述多片半导体衬底之间、及所述多片半导体衬底的周围，将所述多片半导体衬底密封。

另外，也可还具备第三半导体衬底，所述第三半导体衬底设置在所述第二半导体衬底与所述布线衬底之间，比所述第一半导体衬底厚，且在表面形成着第三半导体电路，所述第二半导体衬底经由设置在所述第二半导体衬底与第三半导体衬底之间的凸块而与所述第三半导体衬底电连接。

另外，也可为形成着所述第一半导体电路的面与形成着所述第二半导体电路的面朝向相同方向，且与形成着所述第三半导体电路的面相向。

另外，所述第三半导体衬底也可为外形比所述第一半导体衬底及所述第二半导体衬底小的衬底。

另外，也可为所述第二半导体衬底具有：第二有机保护膜，以覆盖所述第二半导体电路的方式设置；第二再布线层，形成在所述第二有机保护膜的内部且与所述第二半导体电路电连接；及第二焊盘，与所述第二再布线层电连接，且设置在将所述第一半导体衬底与所述第二半导体衬底积层的方向设为第一方向时从所述第一方向观察时不与所述第三半导体衬底重叠的位置；并且具备将所述第二焊盘与所述布线衬底电连接且直径比所述凸块大的大凸块。