[实用新型]一种基于FPGA可编程器件的配置装置

说明书

本实用新型提供了一种基于FPGA可编程器件的配置装置，包括依次相连的无线收发模块、主控制模块和待配置的FPGA模块，主控制模块为FPGA可编程器件，主控制模块包括依次相连的时钟产生模块，数据接收模块，随机存取存储器和配置模块，配置模块的输出端与待配置的FPGA模块的输入端相连；数据接收模块包括依次相连的触发器、位计数器、移位寄存器和字节计数器，字节计数器的输出端中的完成信号端口与配置模块的输入端相连，剩余端口与随机存取存储器的输入端相连。本实用新型中主控制模块为FPGA可编程器件，在对待配置的FPGA模块进行配置时，配置失败的概率较低、配置效率较高，同时便于使用和编辑。

技术领域

本实用新型涉及基于FPGA的可编程器件技术领域，尤其涉及一种基于FPGA可编程器件的配置装置。

背景技术

数字系统设计是高校电子信息类专业中一门培养学生对数字系统设计、分析、测试和应用开发等综合能力的专业基础课程，该课程的实验教学环节对学生掌握系统知识，提高实践能力与创新能力起到至关重要的作用。现有的数字电路云实验系统的结构框图如图1所示，主要包括Web客户端、阿里云服务器和实验终端设备，在学生进行实验时，先在计算机上借助各种EDA工具完成实验项目的方案确定、系统设计和仿真，然后再将设计好的程序通过网络下载到实验终端设备中，实验终端设备将实验结果通过阿里云服务器实时地返回到学生所使用的Web客户端上。该实验模式突破了时间和空间上的限制，极大的提高了设备的利用率，在上述数字电路云实验系统中，其中的实验终端设备一般包括依次相连的无线收发模块、主控制器和FPGA实验板，主控制器通过无线收发模块收发信号，主控制器通过无线收发模块与阿里云服务器进行通信，Web客户端通过网络将配置文件发送到无线收发模块，而无线收发模块与主控制器端通过串口进行连接，再由主控制器将程序配置到FPGA实验板中，而主控制器所负责的配置功能对于整个数字电路云实验系统来说是非常关键的，现有主控制器为实现配置功能一般采用的是单片机，但是利用该种类型的配置装置搭建的电路在对FPGA实验板进行配置时，会出现下载驱动困难、安装困难或失败的情况，主控制器的配置效率较低，整个数字电路云实验系统的稳定性较差，不便于教学使用。

实用新型内容

本实用新型提供了一种基于FPGA可编程器件的配置装置，该配置装置的配置效率较高，整个数字电路云实验系统的稳定性较好，便于教学使用。

本实用新型所采用的技术方案是：一种基于FPGA可编程器件的配置装置，其特征在于，包括依次相连的无线收发模块、主控制模块和待配置的FPGA模块，所述的主控制模块为FPGA可编程器件，所述的主控制模块包括依次相连的时钟产生模块，数据接收模块，随机存取存储器和配置模块，所述的配置模块的输出端与所述的待配置的FPGA模块的输入端相连；所述的数据接收模块包括依次相连的触发器、位计数器、移位寄存器和字节计数器，所述的字节计数器的输出端中的完成信号端口与所述的配置模块的输入端相连，剩余端口与所述的随机存取存储器的输入端相连。

采用以上技术方案后，本实用新型与现有技术相比具有以下优点：

本实用新型中主控制模块为FPGA可编程器件，该主控制模块可以接收无线收发模块发送来的配置文件并实时配置到待配置的FPGA模块，在对待配置的FPGA模块进行配置时，配置失败的概率较低、可靠性较高、配置效率较高，同时便于使用和编辑。

作为改进，所述的主控制模块为Cyclone II系列的FPGA可编程器件，并采用PS模式配置，便于配置。

作为改进，所述的主控制模块的容量为500K×8bit，有利于降低成本。

作为改进，所述的待配置的FPGA模块包括输出信号处理模块、时钟源模块、等精度频率计、多路脉冲信号源模块、DDS函数信号发生器和实验所用的DAC，结构简单，便于控制。

作为改进，所述的待配置的FPGA模块还包括其他实验资源模块，便于提高待配置的FPGA模块的通用性。

附图说明