[实用新型]半导体器件

说明书

本实用新型提供一种半导体器件。该半导体器件具备：第一介电质层，其沉积在半导体衬底上；第二介电质层，其沉积在所述第一介电质层上；接触孔，分别对所述第一介电质层和所述第二介电质层进行蚀刻而形成，具有高深宽比，且具有垂直轮廓或者正面轮廓；第一金属层，其沉积在所述接触孔中；阻挡层，其形成在沉积了所述第一金属层的所述接触孔的上方；以及第二金属层，其沉积在所述阻挡层上。

技术领域

本实用新型涉及半导体制造领域，尤其涉及一种具有高深宽比的接触孔的金属互连的半导体器件。

背景技术

随着半导体制造技术的飞速发展，半导体产品的集成度越来越高，互连结构的制造面临的挑战越来越大。因为单位面积内的组件数量不断增加，原有的平面布线已经不能满足要求而只能采用多层布线技术，在各层布线之间大量利用接触孔等互连结构进行电连接，以进一步提高器件的集成密度，但多层布线结构中，接触孔的深宽比(Aspect Ratio)越来越大，用现有的物理溅射(PVD)方法或化学气相沉积(CVD)方法往这种高深宽比的接触孔内填充金属越来越难，而且用现有的方法填充的接触孔极容易出现较大接缝(Seam)，较大接缝可能会在后续进行的铜工艺中导致铜迁移(Migration)，进而导致存储器芯片的可靠性问题。因此，减小接缝的大小进而消除接缝在存储器工艺上是重要的项目。

在高深宽比的接触孔中产生接缝的原因大致有两个，第一个是接触孔本身的弯曲(bowing)导致的接缝，第二个是在填充金属时顶部悬垂(Top Overhang)导致的接缝。

当前，具有高深宽比的接触孔上的铜迁移是影响半导体器件可靠性的主要原因。为了解决这个问题，在进行金属沉积时进行沉积-蚀刻-沉积(DED，Dep-Etch-Dep)，或者在低温(Low Temperature)条件下进行沉积而减小接缝大小。但生产工艺复杂，生产设备利用率低，耗费大，所以本实用新型导入几种结构，即使在使用现有金属沉积方法的情况下，也能制造出可靠性高的互连结构。

实用新型内容

实用新型要解决的课题

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种能够改善因接缝(在高深宽比接触孔中用钨填充间隙时产生)而导致上层即铜布线的可靠性不良等问题的半导体器件。

用于解决问题的方案

为实现上述目的及其他相关目的，本实用新型提供一种半导体器件，其特征在于，具备：

第一介电质层，其沉积在半导体衬底上；

第二介电质层，其沉积在所述第一介电质层上；

接触孔，分别对所述第一介电质层和所述第二介电质层进行蚀刻而形成，与所述衬底连接，具有高深宽比，且具有垂直轮廓或者正面轮廓；

第一金属层，其沉积在所述接触孔中；

阻挡层，其形成在沉积了所述第一金属层的所述接触孔的上方；以及

第二金属层，其沉积在所述阻挡层上。

优选地，在所述半导体器件中，还具备：

第三介电质层，其沉积在所述第二介电质层上，

所述第三介电质层具有对该第三介电质层进行蚀刻而形成的凹槽，所述凹槽的底部与所述接触孔连通，

所述阻挡层沉积在所述凹槽上。

优选地，在所述半导体器件中，

所述第一介电质层在高压、低射频功率且中等氧气流量的条件下沉积在所述半导体衬底上，

所述第二介电质层在低压、高射频功率且低氧气流量的条件下沉积在所述第一介电质层上。

优选地，在所述半导体器件中，