[实用新型]一种基于NOR FLASH配置的Altera SOPC系统有效
| 申请号： | 201920033318.8 | 申请日： | 2019-01-09 |
| 公开（公告）号： | CN209149303U | 公开（公告）日： | 2019-07-23 |
| 发明（设计）人： | 李淼;张琦 | 申请（专利权）人： | 李淼 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78;G06F9/4401 |
| 代理公司： | 成都环泰知识产权代理事务所(特殊普通合伙) 51242 | 代理人： | 李斌;黄青 |
| 地址： | 610000 四川省成都市*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 输入端连接 输出端 芯片 本实用新型 配置的 上位机 加载 | ||
1.一种基于NOR FLASH配置的Altera SOPC系统，其特征在于，包括FPGA以及通过Avalon总线与FPGA连接的NOR FLASH，所述NOR FLASH的输出端与所述FPGA的第一输入端连接，所述FPGA的第一输出端与所述NOR FLASH的输入端连接，所述FPGA的第二输出端与PCI接口芯片的第一输入端连接，所述PCI接口芯片的第一输出端与所述FPGA的第二输入端连接，所述PCI接口芯片的第二输出端与上位机的输入端连接，所述上位机的输出端与所述PCI接口芯片的第二输入端连接；
所述FPGA内部设有NIOSⅡ处理器、PCI接口、UART接口、FLASH存储器接口接口和片上ROM接口，所述NIOSⅡ处理器、PCI接口、UART接口、FLASH存储器接口接口和片上ROM接口相互之间均通过Avalon总线连接，形成以NIOSⅡ处理器为核心的SOPC系统；所述FPGA采用AP配置方式。
2.根据权利要求1所述的一种基于NOR FLASH配置的Altera SOPC系统，其特征在于，所述FPGA的型号为EP3C120F780C。
3.根据权利要求1所述的一种基于NOR FLASH配置的Altera SOPC系统，其特征在于，所述NOR FLASH的型号为PC28F00BP33EFA。
4.根据权利要求2或3所述的一种基于NOR FLASH配置的Altera SOPC系统，其特征在于，所述FPGA具有AP配置方式，配置时钟由所述FPGA内部的晶振提供，在该配置方式下，所述NOR FLASH的CLK引脚与所述FPGA的DCLK引脚连接，所述NOR FLASH的RST引脚与所述FPGA的nRESET引脚连接，所述NOR FLASH的CE引脚与所述FPGA的FLASH_nCE引脚连接，所述NORFLASH的OE引脚与所述FPGA的nOE引脚连接，所述NOR FLASH的ADV引脚与所述FPGA的nAVD引脚连接，所述NOR FLASH的WE引脚与所述FPGA的nWE引脚连接，所述NOR FLASH的WATT引脚与所述FPGA的I/O引脚连接，所述NOR FLASH的DQ引脚与所述FPGA的DATA引脚连接，所述NORFLASH的A引脚与所述FPGA的PADD引脚连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于李淼，未经李淼许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201920033318.8/1.html，转载请声明来源钻瓜专利网。
