[发明专利]一种多核心以太网交换芯片时间同步的方法

说明书

本发明揭示了一种多核心以太网交换芯片时间同步的方法，通过在两个核心的自由的计数器上加入一套自同步机制，完成两个核心之间的校准，解决两个核心在一个封装上的互操作问题，使得使用该方案设计的交换芯片在支撑时间同步协议的时候与单核心芯片的行为没有差异。

技术领域

本发明属于多核心以太网交换芯片时间同步技术领域，具体涉及一种多核心以太网交换芯片时间同步的方法。

背景技术

随着超大规模云网络，存储网络及HPC(高性能计算)等场景的发展，网络上的数据交换量越来越大，最高单芯片处理能力不断的上升，从Gbps发展到Tbps数量级。但是当前芯片生产工艺14nm/12nm或7nm/6nm，其IP core(Intellectual Property core，知识产权核)可以运行的时钟频率最高分别在1.05GHz或1.7GHz。在单一流水线核心的前提下，无法支撑高达25.6Tbps的处理能力。

从工程角度来看，为了应对迅速上升的报文处理带宽，在单一核心频率受限的情况下，多核心设计成为必选的方向。从应用角度，芯片工作时所展现出来的系统行为不应当感知到芯片架构是单核心还是多核心设计。因此，多个核心间的状态同步是必须的。另一方面，随着芯片生产工艺的进步，流片(Tape out)费用越来越高。为了丰富产品线，高带宽和超高带宽的交换芯片都需要有设计。因此，通过使用D2D(Die-to-Die，裸晶互联)技术，可以在双核设计的前提下，实现一次流片覆盖多个产品线：超高带宽单芯片使用两个Die(裸晶)连接封装；高带宽芯片使用一个Die封装。

支持双Die(裸晶)互联封装的超高带宽以太网交换芯片，两个Die是对称的。即，如果只有一个Die进行封装，可以独立作为高带宽以太网交换芯片工作。针对时间同步特性，每一个Die上都有一个自由的计数器表达Die上电后经过的Tick数。如果这一个自由的计数器的参考时钟是500MHz，那么计数器每一个Tick自增2，则1秒钟可以得到1,000,000,000的计数。换句话说，计数器每1,000,000,000代表现实经过了1秒。两个Die各自独立初始化，初始化完成后，由于两个Die都有计数器，释放计数器复位信号的时间并不一致，因此，即便两个计数器可以使用同一个参考时钟，两个Die上的计数器数值还是会存在差异。

因此，针对上述技术问题，有必要提供一种多核心以太网交换芯片时间同步的方法及装置。

发明内容

有鉴于此，本发明的目的在于提供一种多核心以太网交换芯片时间同步的方法。

为了实现上述目的，本发明一实施例提供的技术方案如下：

一种多核心以太网交换芯片时间同步的方法，所述方法包括：

S1，当第一核心释放复位信号时，其计数器在参考时钟的驱动下自增，同时第一核心在每一个周期向第二核心发送可同步消息；

S2，当第二核心释放复位信号时，所述第二核心的计数器保持不变，直至第一次收到所述第一核心发送的所述可同步消息时，开始自增，并在每个周期向第一核心回复同步请求消息；

S3，当第一核心收到第一个所述同步请求消息后，停止发送可同步消息并记录当前第一计数器数值，同时发送一个同步结束消息给第二核心；

S4，第二核心收到同步结束消息后，回复同步结束消息给第一核心，并置位自身为完成；

S5，第一核心收到同步结束消息时，记录当前第二计数器数值，并对所述第二计数器数值进行计算调整，调整后置位自身为完成。

一实施例中，在所述S1之前，将第一核心和第二核心分别配置为主工作模式和从工作模式。

一实施例中，S1中，第一核心通过两个核心间的通信接口向第二核心发送可同步消息。

一实施例中，S5中，第一核心对第二计数器数值进行计算调整包括：