[发明专利]具有叠置单元的半导体结构及制造方法、电子设备

权利要求书

1.一种具有叠置单元的半导体结构，包括：

保护层，保护层具有上表面与下表面；

多个单元，在保护层的下表面沿保护层的厚度方向依次叠置，每一个单元包括基底，所述多个单元的最上侧单元的基底与保护层之间限定第一容纳空间，相邻叠置的上单元与下单元的基底之间限定第二容纳空间，至少一个单元的基底设置有芯片，所述芯片位于对应的容纳空间内；和

多个导电通孔，每个导电通孔自所述保护层的上表面穿过所述保护层沿保护层的厚度方向向下延伸而与对应的单元电连接，且所述多个导电通孔包括穿过保护层和至少一个单元的基底的多个跨层导电通孔，

其中：

所述保护层与所述多个单元的最上侧单元的基底不接触；

所述跨层导电通孔内的导电柱为一体成型导电柱；且

所述一体成型导电柱的壁厚从上到下逐渐变细。

2.根据权利要求1所述的半导体结构，其中：

所述多个导电通孔包括穿过所述上单元的基底而电连接到所述下单元的跨层导电通孔，和/或包括穿过所述上单元与下单元的基底而与所述下单元下方的对应单元电连接的跨层导电通孔。

3.根据权利要求2所述的半导体结构，其中：

相邻叠置的上单元与下单元的一个单元为包括多个串联谐振器的串联谐振器单元，且相邻叠置的上单元与下单元的另一个单元为包括多个并联谐振器的并联谐振器单元；

所述多个导电通孔包括与串联谐振器单元电连接的导电通孔以及与并联谐振器单元电连接的导电通孔。

4.根据权利要求3所述的半导体结构，其中：

所述串联谐振器的压电层、顶电极、底电极、钝化层的厚度中的至少一个厚度不同于所述并联谐振器的压电层、顶电极、底电极、钝化层的厚度中的对应的厚度。

5.根据权利要求2所述的半导体结构，其中：

相邻叠置的上单元与下单元的一个单元为接收滤波器单元，且相邻叠置的上单元与下单元的另一个单元为发射滤波器单元。

6.根据权利要求1所述的半导体结构，其中：

所述多个导电通孔包括穿过保护层而仅与最上层单元电连接的单层导电通孔。

7.根据权利要求1-6中任一项所述的半导体结构，其中：

每个跨层导电通孔仅与保护层下方一个对应的单元电连接。

8.根据权利要求7所述的半导体结构，其中：

所述多个单元仅包括自上而下依次叠置的第一单元与第二单元；且

每个跨层导电通孔仅与第二单元电连接。

9.根据权利要求7所述的半导体结构，其中：

所述多个单元仅包括自上而下依次叠置的第一单元、第二单元、第三单元和第四单元；且

所述跨层导电通孔包括仅与第二单元电连接的跨层导电通孔，仅与第三单元电连接的跨层导电通孔，以及仅与第四单元电连接的跨层导电通孔。

10.根据权利要求1所述的半导体结构，其中：

至少一个跨层导电通孔与至少两个单元同时电连接。

11.根据权利要求10所述的半导体结构，其中：

所述多个导电通孔中的每一个为与每一个单元均电连接的跨层导电通孔。

12.根据权利要求11所述的半导体结构，其中：

所述多个单元仅包括自上而下依次叠置且相同的四个单元，每个单元为滤波器单元；或者

所述多个单元仅包括自上而下依次叠置且相同的二个单元，每个单元为滤波器单元。

13.根据权利要求1所述的半导体结构，其中：

单元均设置在对应基底的上表面。