[发明专利]基于JTAG的SoC启动方法和装置在审
| 申请号: | 201911413691.7 | 申请日: | 2019-12-31 |
| 公开(公告)号: | CN111176757A | 公开(公告)日: | 2020-05-19 |
| 发明(设计)人: | 王耀斌;曹杰 | 申请(专利权)人: | 盛科网络(苏州)有限公司 |
| 主分类号: | G06F9/445 | 分类号: | G06F9/445;G06F15/78;G06F15/177;G06F9/455 |
| 代理公司: | 苏州三英知识产权代理有限公司 32412 | 代理人: | 潘时伟 |
| 地址: | 215000 江苏省苏州市*** | 国省代码: | 江苏;32 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 基于 jtag soc 启动 方法 装置 | ||
1.一种基于JTAG的SoC启动方法,其特征在于,包括:
基于JTAG启动建立SoC和仿真器之间的连接;
通过所述仿真器的上位机软件,对所述SoC的DDR模块进行解复位后,进行配置和初始化,其中,所述SoC内部的其它模块处于复位状态;
通过所述仿真器的上位机软件,将所述SoC的PC指针指向DDR地址;
通过所述仿真器的上位机软件,将PC中SoC启动代码加载到所述DDR地址;
释放所述SoC的CPU,以使所述SoC从所述DDR地址处执行所述SoC启动代码。
2.根据权利要求1所述的基于JTAG的SoC启动方法,其特征在于,通过所述仿真器的上位机软件,对所述SoC的DDR模块进行配置和初始化,具体包括:
利用所述仿真器的上位机软件,通过JTAG接口访问所述SOC中DDR模块的关联寄存器,并对所述DDR模块进行配置和初始化。
3.根据权利要求1所述的基于JTAG的SoC启动方法,其特征在于,释放所述SoC的CPU,具体包括:
利用所述仿真器的上位机软件,通过所述SoC内部总线配置SoC系统管理寄存器,解除所述SoC的CPU的复位状态。
4.根据权利要求1所述的基于JTAG的SoC启动方法,其特征在于,基于JTAG启动建立SoC和仿真器之间的连接,具体包括:
预设置SoC从JTAG启动;
设置JTAG时钟,并读取JTAG ID;
完成所述SoC的CPU设置;
建立所述SoC和仿真器之间的连接。
5.根据权利要求4所述的基于JTAG的SoC启动方法,其特征在于,设置JTAG时钟,具体包括:
基于所述SoC,并利用所述仿真器的上位机软件设置JTAG时钟频率。
6.根据权利要求4所述的基于JTAG的SoC启动方法,其特征在于,读取JTAGID,具体包括:
通过所述仿真器的上位机软件控制JTAG链路上各数据线的状态,进而访问JTAG链路的内部状态机,读取JTAGID。
7.根据权利要求4所述的基于JTAG的SoC启动方法,其特征在于,完成所述SoC的CPU设置,具体包括:
在所述仿真器的上位机软件中设置所述SoC使用的CPU架构、和/或CPU核的数量、和/或访问所述SoC内部资源时选择的入口、和/或SoC内部DEBUG模块的基地址。
8.根据权利要求1所述的基于JTAG的SoC启动方法,其特征在于,所述方法还包括:
在执行所述SoC启动代码时,通过所述仿真器对所述SoC启动代码进行调试。
9.一种基于JTAG的SoC启动装置,其特征在于,包括连接SoC的JTAG接口的仿真器、以及连接所述仿真器的PC,所述PC上安装有上位机软件,所述上位机软件通过控制仿真器执行如权利要求1至8任一项所述的基于JTAG的SoC启动方法。
10.根据权利要求9所述的基于JTAG的SoC启动装置,其特征在于,所述仿真器通过USB线连接所述PC。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于盛科网络(苏州)有限公司,未经盛科网络(苏州)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911413691.7/1.html,转载请声明来源钻瓜专利网。





