[发明专利]栅压自举开关电路

权利要求书

1.一种栅压自举开关电路，其特征在于，

所述栅压自举开关电路包括：

主开关管及第一栅压自举单元，第一栅压自举单元用于根据时钟信号产生用于控制主开关管的第一栅极控制电压，主开关管的栅极与第一栅压自举单元相连，漏极与信号输入端相连，源极与信号输出端相连；

虚拟开关管及第二栅压自举单元，第二栅压自举单元用于根据时钟信号产生用于控制虚拟开关管的第二栅极控制电压，虚拟开关管的栅极与第二栅压自举单元相连，源极和漏极与信号输出端相连；

其中，所述第一栅压自举单元和所述第二栅压自举单元成镜像设置；

所述第一栅压自举单元包括：

第一PMOS管、第一电容及第一NMOS管，第一PMOS管的源极与电源电压相连，漏极接第一电容后与第一NMOS管的漏极相连，第一NMOS管的源极与基准电位相连；

第二PMOS管及第二NMOS管，第二PMOS管的栅极和第二NMOS管的栅极和漏极分别相连，第二PMOS管的源极与电源电压相连，第二NMOS管的源极与第一NMOS管的漏极相连；

第三PMOS管及第三NMOS管，第三PMOS管的栅极和第三NMOS管的漏极均与第二PMOS管和第二NMOS管的漏极相连，第三PMOS管的源极与第一PMOS管的漏极相连，第三PMOS管的漏极与第一PMOS管的栅极相连，第三NMOS管的源极与第一NMOS管的漏极相连；

第四NMOS管，栅极与第三PMOS管的漏极和第三NMOS管的栅极相连，漏极与第一NMOS管的漏极相连，源极与主开关管的漏极相连；

第五NMOS管及第六NMOS管，第五NMOS管的栅极与电源电压相连，漏极与第三PMOS管的漏极相连，源极与第六NMOS管的漏极相连，第六NMOS管的源极与基准电位相连；

所述第一栅压自举单元中，第二PMOS管及第二NMOS管的栅极通过第一时钟信号驱动，第一NMOS管及第六NMOS管的栅极通过与第一时钟信号反向的第二时钟信号驱动；所述第二栅压自举单元包括：

第六PMOS管、第二电容及第十NMOS管，第六PMOS管的源极与电源电压相连，漏极接第二电容后与第十NMOS管的漏极相连，第十NMOS管的源极与基准电位相连；

第五PMOS管及第九NMOS管，第五PMOS管的栅极和第九NMOS管的栅极和漏极分别相连，第五PMOS管的源极与电源电压相连，第九NMOS管的源极与第十NMOS管的漏极相连；

第四PMOS管及第八NMOS管，第四PMOS管的栅极和第八NMOS管的漏极均与第五PMOS管和第九NMOS管的漏极相连，第四PMOS管的源极与第六PMOS管的漏极相连，第四PMOS管的漏极与第六PMOS管的栅极相连，第八NMOS管的源极与第十NMOS管的漏极相连；

第七NMOS管，栅极与第四PMOS管的漏极和第八NMOS管的栅极相连，漏极与第十NMOS管的漏极相连，源极与主开关管的漏极相连；

第十一NMOS管及第十二NMOS管，第十一NMOS管的栅极与电源电压相连，漏极与第四PMOS管的漏极相连，源极与第十二NMOS管的漏极相连，第十二NMOS管的源极与基准电位相连；

所述第二栅压自举单元中，第十NMOS管及第十二NMOS管的栅极通过第一时钟信号驱动，第五PMOS管及第九NMOS管的栅极通过与第一时钟信号反向的第二时钟信号驱动；

所述第一栅极控制电压和第二栅极控制电压的相位相反，虚拟开关管和主开关管的导通/关断状态相反，虚拟开关管用于吸收主开关管沟道中注入的电荷。

2.根据权利要求1所述的栅压自举开关电路，其特征在于，

所述主开关管和虚拟开关管均为NMOS管。

3.根据权利要求1所述的栅压自举开关电路，其特征在于，

所述第一栅压自举单元包括第一电容及若干PMOS管和NMOS管。

4.根据权利要求1所述的栅压自举开关电路，其特征在于，

所述第二栅压自举单元包括第二电容及若干PMOS管和NMOS管。

5.根据权利要求1所述的栅压自举开关电路，其特征在于，

所述虚拟开关管的宽长比为主开关管的1/2。

6.根据权利要求5所述的栅压自举开关电路，其特征在于，

所述虚拟开关管的宽度为主开关管宽度的1/2，虚拟开关管的长度与主开关管的长度相等。