[发明专利]可配置的“与非”固件搜索参数

说明书

本申请案涉及可配置的“与非”固件搜索参数。在一些实例中揭示包含电可编程元件的存储器装置，所述电可编程元件规定一或多个固件搜索参数的值，所述固件搜索参数供由引导加载程序用于定位和读取固件对象。通过对所述电可编程元件施加或不施加规定电压来修改所述电可编程元件的配置，可以在制造时动态地选择所述固件搜索参数的所述值。在一些实例中，电可编程元件可以包含：熔丝、反熔丝和/或电熔丝。

技术领域

本申请案涉及存储器装置，且特定来说涉及可配置的“与非”固件搜索参数。

背景技术

存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器需要电力来维持其数据且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)以及其它存储器。

非易失性存储器在未通电时可以保留所存储数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻随机存取存储器(MRAM)或3D XPoint^TM存储器，以及其它存储器。

快闪存储器用作用于广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低电力消耗的一或多个组单晶体管、浮动栅极或电荷俘获存储器单元。

两种常见类型的快闪存储器阵列架构包含“与非”和“或非”架构，以布置每一个的基本存储器单元配置的逻辑形式命名。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在“或非”架构中，阵列的列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在“与非”架构中，阵列的串中的每一存储器单元的漏极在源极线与位线之间以源极到漏极串联耦合在一起。

“或非”和“与非”架构半导体存储器阵列两者均通过解码器进行存取，所述解码器通过选择耦合到其栅极的字线来激活特定存储器单元。在“或非”架构半导体存储器阵列中，一旦被激活，所选存储器单元将其数据值放置在位线上，从而取决于特定单元经编程的状态导致不同电流流动。在“与非”架构半导体存储器阵列中，高偏压被施加到漏极侧选择栅极(SGD)线。以规定通过电压(例如，Vpass)驱动耦合到每一组的未选定存储器单元的栅极的字线以操作每一组的未选定存储器单元作为通过晶体管(例如，以未受其所存储数据值限制的方式通过电流)。电流然后通过每一串联耦合组从源极线流动到位线，仅受每一组的选定存储器单元的限制，将选定存储器单元的当前编码数据值放置在位线上。

“或非”或“与非”架构半导体存储器阵列中的每一快闪存储器单元均可以单独或共同经编程为一或多个编程状态。例如，单级单元(SLC)可以表示两个编程状态(例如1或0)中的一个，表示一个数据位。然而，快闪存储器单元也可以表示多于两个编程状态中的一个，从而允许在不增加存储器单元数目的情况下制造更高密度的存储器，因为每一单元可以表示多于一个二进制数字(例如，多于一个位)。此类单元可以被称为多状态存储器单元、多位单元或多级单元(MLC)。在某些实例中，MLC可以指代可以每单元存储两个数据位(例如，四个编程状态中的一个)的存储器单元，三级单元(TLC)可以是指可以每单元存储三个数据位(例如，八个编程状态中的一个)的存储器单元，且四级单元(QLC)可以每单元存储四个数据位。MLC在本文中在更广泛的上下文中用于指代可以每单元存储多于一个数据位(即，其可以表示多于两个编程状态)的任何存储器单元。

传统的存储器阵列为布置在半导体衬底表面上的二维(2D)结构。为了增加给定区域的存储容量并降低成本，个别存储器单元的大小已减小。然而，存在减小个别存储器单元的大小并因此2D存储器阵列的存储器密度存的技术限制。作为响应，正在开发三维(3D)存储器结构，例如3D“与非”架构半导体存储器装置，以进一步增加存储器密度并降低存储器成本。