[发明专利]一种改善缺陷剥落的方法在审

申请号：	201911407840.9	申请日：	2019-12-31
公开（公告）号：	CN111128724A	公开（公告）日：	2020-05-08
发明（设计）人：	宁威;倪立华;陈广龙;李志国;米琳;吴坚;周军	申请（专利权）人：	华虹半导体（无锡）有限公司;上海华虹宏力半导体制造有限公司
主分类号：	H01L21/324	分类号：	H01L21/324;H01L21/02
代理公司：	上海浦一知识产权代理有限公司 31211	代理人：	戴广志
地址：	214028 江***	国省代码：	江苏;32
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种改善缺陷剥落方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明提供一种改善缺陷剥落的方法，提供具有SiCOH层的晶圆；在SiCOH层上沉积NDC层；在NDC层上沉积BD层；在BD层上沉积TEOS层；对晶圆进行快速升温，利用快速升温的热冲击使晶圆提前将缺陷剥落；对晶圆进行清洗以去除剥落的缺陷。本发明通过后段薄膜沉积工艺中在TEOS层沉积之后，利用快速升温的方法产生热冲击，提前将缺陷源释放出来，避免后薄膜沉积工艺中产生缺陷剥落，提高了产品良率，节约了生产成本。

技术领域

本发明涉及半导体制造领域，特别是涉及改善缺陷剥落的方法。

背景技术

半导体制造工艺中，以55nm逻辑(Logic)后段第一沟槽(Trench First)工艺为列,为满足沟槽(Trench)和通孔(Via)刻蚀时能足够阻挡铜(CU)层之间的绝缘，通常离子注入流程(IMD Loop)的介质层数会多达5层。对于多层薄膜(Film)叠加，在晶圆斜面(WaferBevel)的均匀性(uniformity)已经超出CVD机台可控范围无法精确控制，且斜面薄膜(BevelFilm)叠加不均极易导致应力分布异常引起缺陷剥落(Peeling Defect)进而杀伤良率。如图1所示，图1显示为现有技术中晶圆上的斜膜叠层01和剥落缺陷02的示意图；图2为图1中剥落缺陷的电子显微镜图。

业界对于斜膜叠层(Bevel Film stack)改善方式有以下方法：调整薄膜沉积结构(Film depstructure)，此方法可调工艺窗口较小，工艺流程(Process)改动较大且验证周期较长，短时间内无法见效。增加斜面刻蚀(Bevel Etch)工艺去除斜面(Bevel)异常薄膜(Film)，此方法增加工艺步骤同时需购买斜面刻蚀(Bevel Etch)新设备增加成本。

因此急需要找到一种方法，既能不改变原有工艺步骤和现有机台配置又能在后续工艺流程中减少薄膜剥落(Film peeling)发生率，从而降低缺陷剥落(Peeling Defect)对良率的杀伤。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善缺陷剥落的方法，用于解决现有技术中斜面薄膜叠加不均极易导致应力分布异常引起缺陷剥落进而降低良率的问题。

为实现上述目的及其他相关目的，本发明提供一种改善缺陷剥落的方法，该方法至少包括以下步骤：

步骤一、提供具有SiCOH层的晶圆；

步骤二、在所述SiCOH层上沉积NDC层；

步骤三、在所述NDC层上沉积BD层；

步骤四、在所述BD层上沉积TEOS层；

步骤五、对所述晶圆进行快速升温，利用快速升温的热冲击使晶圆提前将缺陷剥落；

步骤六、对所述晶圆进行清洗以去除剥落的缺陷。

优选地，步骤三中的所述BD层为材料为SiCOH。

优选地，步骤五中对所述晶圆进行快速升温的温度升至300℃。