[发明专利]支持卷积运算的处理器电路系统及其卷积运算控制方法

权利要求书

1.一种支持卷积运算的处理器电路系统，其特征在于，包括：

指令发射模块，用于接收处理器指令，并将卷积指令并发送给卷积运算模块；

卷积运算模块，包括卷积控制器以及均与所述卷积控制器连接的算术逻辑运算单元、装载存储单元、卷积核数据缓存、卷积数据缓存和临时数据缓存；所述卷积控制器连接所述指令发射模块；所述算术逻辑运算单元，包括乘加器，所述乘加器由乘法器和加法器串联形成，用于进行卷积运算中所需的乘加操作；所述装载存储单元用于处理卷积核数据的装载和卷积数据的装载；所述卷积核数据缓存用于存放卷积核数据；所述卷积数据缓存用于存放卷积数据；所述临时数据缓存用于缓存卷积运算产生的中间结果数据；

指令提交模块，连接所述卷积运算模块，用于提交完成卷积运算的卷积指令，更新架构寄存器。

2.根据权利要求1所述的支持卷积运算的处理器电路系统，其特征在于，所述乘加器的数量为多个。

3.根据权利要求1所述的支持卷积运算的处理器电路系统，其特征在于，还包括：

数据存储模块，连接所述装载存储单元、所述卷积核数据缓存和所述卷积数据缓存，用于向所述卷积核数据缓存装载所述卷积核数据，并用于向所述卷积数据缓存装载所述卷积数据。

4.根据权利要求4所述的支持卷积运算的处理器电路系统，其特征在于，所述卷积数据缓存的大小为两倍的所述数据存储模块向所述卷积数据缓存装载的所述卷积数据的位宽。

5.根据权利要求4所述的支持卷积运算的处理器电路系统，其特征在于，所述乘加器的数据处理速率与小于或者等于所述数据存储模块装载所述卷积数据的速率。

6.根据权利要求1所述的支持卷积运算的处理器电路系统，其特征在于，所述卷积核数据缓存的深度小于或者等于所述卷积核数据中的卷积核列数。

7.一种如权利要求1-6中任一项所述的支持卷积运算的处理器电路系统的卷积运算控制方法，其特征在于，包括如下步骤：

获取卷积指令；

读取所述卷积核数据缓存中的卷积核数据，作为所述乘加器的乘数输入；

读取所述卷积数据缓存中的卷积数据，作为所述乘加器的被乘数输入；

读取所述临时数据缓存中的中间结果数据，作为所述乘加器的加数输入，所述中间结果数据为前一次所述乘加器的乘加运算得到，所述中间结果数据的初始值为0；

根据所述乘数、所述被乘数和所述加数进行卷积运算。

8.根据权利要求7所述的卷积运算控制方法，其特征在于，获取卷积指令之前，还包括如下步骤：

将所述临时数据缓存中的数据清零。

9.根据权利要求7所述的卷积运算控制方法，其特征在于，所述乘加器的数量为X个；所述卷积运算控制方法还包括如下步骤：

读取所述卷积核数据缓存中的一个卷积核数据，同时作为Y个所述乘加器的乘数输入，其中，X、Y均为正整数，且X≥Y；

读取所述卷积数据缓存中的Y个所述卷积数据，分别作为Y个所述乘法器的被乘数输入；

读取所述临时数据缓存中的Y个中间结果数据，分别作为Y个所述乘加器的加数输入；

Y个所述乘加器分别根据各自的所述乘数、所述被乘数和所述加数进行乘加运算。

10.根据权利要求9所述的卷积运算控制方法，其特征在于，还包括如下步骤：

将所述卷积数据顺序划分为多组，每组包括Y个所述卷积数据，针对每一组进行如下步骤：

读取所述卷积数据缓存中的一组所述卷积数据，分别作为Y个所述乘法器的被乘数输入；

读取所述临时数据缓存中的Y个中间结果数据，分别作为Y个所述乘加器的加数输入，Y个所述中间结果数据为上一组所述卷积数据进行乘加运算得到的结果；

Y个所述乘加器分别根据各自的所述乘数、所述被乘数和所述加数进行乘加运算。