[发明专利]半导体器件和制造半导体器件的方法

说明书

提供了半导体器件和制造半导体器件的方法。所述半导体器件可以包括堆叠在基底上的沟道图案和堆叠在基底上的栅电极。沟道图案包括半导体图案。栅电极延伸以与沟道图案交叉。栅电极可以包括介电层、第一逸出功调整图案和第二逸出功调整图案。介电层可以分别围绕半导体图案、第一逸出功调整图案可以分别围绕介电层，第二逸出功调整图案可以分别围绕第一逸出功调整图案。第一逸出功调整图案可以由含铝的材料形成，第一逸出功调整图案中的每个相应的第一逸出功调整图案接触第二逸出功调整图案中的围绕第一逸出功调整图案中的所述相应的第一逸出功调整图案的对应的一个第二逸出功调整图案。

本申请要求于2019年5月29日在韩国知识产权局提交的第10-2019-0063033号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用被包含于此。

技术领域

本公开涉及一种半导体器件和制造该半导体器件的方法，具体地，涉及一种包括环绕栅极型晶体管的半导体器件和制造该半导体器件的方法。

背景技术

半导体器件由于其的小型、多功能和/或低成本的特性而在电子工业中被认为是重要元件。半导体器件被分类为用于存储数据的存储器器件、用于处理数据的逻辑器件和包括存储器元件和逻辑元件两者的混合器件。为了满足对具有快速和/或低能耗的电子器件的增长的需求，有必要实现具有高可靠性、高性能和/或多功能的半导体器件。为了满足这些技术要求，正在提高半导体器件的复杂度和/或集成密度。

发明内容

发明构思的实施例提供了一种具有改善的电特性的半导体器件和制造该半导体器件的方法。

根据发明构思的实施例，制造半导体器件的方法可以包括以下步骤：在基底上形成有源图案，有源图案包括在基底上交替且重复堆叠的牺牲图案和半导体图案；在基底上形成层间绝缘层以覆盖有源图案并限定其中将形成与有源图案交叉的栅电极的栅极区域；去除牺牲图案；顺序地沉积介电层、第一逸出功调整图案和第二逸出功调整图案，介电层、第一逸出功调整图案和第二逸出功调整图案顺序地围绕暴露在栅极区域中的有源图案的表面；然后用半导体材料填充栅极区域。可以以原位方式执行第一逸出功调整图案的形成步骤和第二逸出功调整图案的形成步骤。

根据发明构思的实施例，制造半导体器件的方法可以包括下述步骤：在基底上形成有源图案，有源图案包括交替且重复堆叠的牺牲图案和半导体图案；形成牺牲栅极图案以与有源图案交叉；在牺牲栅极结构图案的两侧处形成栅极间隔件；去除牺牲图案中的每个并且去除栅极间隔件之间的牺牲栅极图案以形成空的空间；以及在空的空间中形成栅极结构。栅极结构的形成步骤包括在暴露在空的空间中的半导体图案的外周表面上的顺序地沉积介电层、第一逸出功调整图案以及第二逸出功调整图案，并且第一逸出功调整图案可以与第二逸出功调整图案接触。

根据发明构思的实施例，制造半导体器件的方法可以包括以下步骤：在基底上形成第一有源图案和第二有源图案，第一有源图案和第二有源图案中的每个包括交替且重复堆叠的牺牲图案和半导体图案；形成牺牲栅极图案以与第一有源图案和第二有源图案交叉；在牺牲栅极图案的背对侧表面上形成栅极间隔件；去除牺牲图案中的每个并且去除栅极间隔件之间的牺牲栅极图案以形成空的空间，在空的空间中形成围绕第一有源图案的半导体图案的第一逸出功调整图案；在空的空间中形成围绕第二有源图案的半导体图案的第二逸出功调整图案；在空的空间中形成围绕第一有源图案和第二有源图案的半导体图案的第三逸出功调整图案。可以在同一处理室中连续地执行第二逸出功调整图案的形成步骤和第三逸出功调整图案的形成步骤。