[发明专利]一种基于FPGA的高速实时视频传输方法

说明书

本发明一种基于FPGA的高速实时视频传输方法涉及数据采集及数据传输领域，具体涉及一种基于FPGA的高速实时视频传输方法，包括以下步骤，先利用视频数据采集模块采集实时数据信息，经处理后送入数据缓存模块缓存，当从机发出请求时，主机方的数据处理模块将数据读出经过相应处理后再经由网络传输模块发送，从机端处理芯片读出数据再经处理后送入视频显示模块完成显示。本发明充分发挥FPGA并行处理的优势，从而提高数据采集速率；采用总线模式从而使软件与硬件协同工作，提高了处理速度，也利于软硬件的升级与优化；以数字化的通信方式实现视频图像采集以及数据传输，同时节省缆线，降低了开发成本。

技术领域

本发明涉及数据采集及数据传输领域，具体涉及一种基于FPGA的高速实时视频传输方法。

背景技术

现代网络通信技术的发展对数据传输有着越来越高的要求，目前应用的数据采集系统可同时采集成千上百个参量的实时数据，如何对庞大的数据量进行实时处理以及高速实时地传输成为了其中的技术关键。目前典型的视频采集和传输方法有：1)基于单片机的视频数据采集方法，采用模／数(A／D)、数／模(D／A)转换芯片，单片机和专用串行通信芯片完成数据的采集和串行传输；2)基于DSP视频数据采集方法：采用专用数字处理芯片和通用串行总线USB接口完成数据采集。

上述两种方法虽然能够实现视频数据采集传输，但受单片机和专用串行通信芯片的限制，无法完成速率较高的信息速率的高速传输。

发明内容

为了解决上述问题，本发明提供一种高效处理数据，以数字化的通信

方式实现视频图像采集以及数据传输，同时节省缆线，降低了开发成本的一种基于FPGA的高速实时视频传输方法。

本发明一种基于FPGA的高速实时视频传输方法，包括以下步骤，

先利用视频数据采集模块采集实时数据信息，经处理后送入数据缓存模块缓存，当从机发出请求时，主机方的数据处理模块将数据读出经过相应处理后再经由网络传输模块发送，从机端处理芯片读出数据再经处理后送入视频显示模块完成显示。

优选地，数据处理模块是利用FPGA模块将数据从数据缓存模块读取进行打包处理再经由网络传输模块发送到从机端；数据处理模块包括相连的异步FIFO模块、RMII发送模块及包FIFO收发模块；

发送数据时，异步FIFO模块将视频数据采集模块采集的时钟25 MHz转化为系统时钟域50 MHz，采用按行送入的方式读入数据；在数据中加入相关描述，进行打包操作；包FIFO读入并存储数据包，将数据打包，送到发送模块传输；

接收数据时，将接收到的数据从2bit转换成8bit，再送入数据接收模块，经过异步FIFO处理，加上校验后，将数据打包送入包FIFO；数据送出以后进入数据弹出模块得到8bit的数据和数据使能信号，之后送入解码模块，得到行号和完整的行信号；将处理后的数据送入另外一个包FIFO，处理得到一个完整的行信号数据传送到视频显示模块的接收端；

请求与应答，在发送数据的时，发送模块会接受来自路由器的数据包信号，并进行解包操作，如果发现本机的RAM里面包括源地址，则发送相应的应答信号给对应地址，同时发送使能信号给接收的异步FIFO，在接受数据时，从机接收模块通过广播信号发送请求，如果请求被响应并接收到来自主机的应答信号，就开始接收数据，并进行相信处理，请求应答机制保证了可靠的数据传输。

优选地，网络传输模块将主机采集到的数据经过网络发送到从机，网络传输模块包括主机发送与从机接收两部分；

主机发送模块内部结构如下，主机在接收到数据包进行解包操作后，再将数据包直接送入由主机CPU控制的包FIFO；主机CPU完成数据处理后将应答包回发给从机，并且发送目的地址到从机，从而控制主机是否与对应从机进行通信；

从机接收模块，从机在接收到数据包进行解包操作后，再将数据包直接送入由从机CPU控制的包FIFO；从机CPU完成数据处理后将应答包回发给主机，从而控制从机是否与对应主机进行通信。