[发明专利]一种存储器及其存储单元

说明书

本发明提出了一种存储器及其存储单元。存储单元，包括两个晶体管(Q1)；所述两个晶体管(Q1)的栅极之间通过字线电性连接，所述两个晶体管(Q1)的漏极之间通过位线电性连接，所述两个晶体管(Q1)的源极之间通过源极线电性连接。本发明所提出的存储器及其存储单元设计新颖，实用性强。

技术领域

本发明涉及存储技术领域，尤其涉及一种存储器及其存储单元。

背景技术

随着用户对其应用体验的要求越来越高，各种设备对非易失性存储器擦除速度和耐久性的要求也越来越高，其中，在NOR Flash状态寄存器擦除编程循环10万次之后，其擦除时间仍需保证小于50ms甚至应小于20ms。传统NOR Flash状态寄存器的存储单元大多数无法满足该要求。传统NOR Flash状态寄存器在反复擦除编程后，其存储单元的擦除性能越来越差。

如图1-图3所示，图1是一种现有NOR Flash状态寄存器的存储单元阵列示意图；图2为图1所示的NOR Flash状态寄存器的存储单元的阈值电压在擦除过程中的变化示意图；图3为图1所示的NOR Flash状态寄存器的存储单元的阈值电压在编程过程中的变化示意图。在图1中，MC0、MC1、MC2、MC3均是存储单元。在图2中，存储单元由OFF状态变为ON状态，其阈值电压由6-8V变为1-3V；在图3中，存储单元由ON状态变为OFF状态，其阈值电压由1-3V变为6-8V。目前优化NOR Flash状态寄存器的擦除耐久性性能主要有以下两个方向：

其一是提高擦除操作时加在作为存储单元的晶体管的源极和栅极之间的压差，让存储单元的擦除强度更高。图4是图1所示的NOR Flash状态寄存器的存储单元在被擦除时源极和栅极的电压的一个实施例的分布示意图；如图4中所示，存储单元的栅极和源极之间的电压差越大，存储单元越容易被擦除；然而，该电压差越大，越容易达到击穿存储单元的击穿电压，多次擦除编程循环后，存储单元容易受到损伤甚至失效。

其二是降低存储单元的完成擦除的条件，即提高用于校验存储单元完成擦除的栅极擦除校验电压。图5是NOR Flash状态寄存器的存储单元的阈值电压的分布示意图。如图5所示，栅极擦除校验电压增大，即如图5所示右移，擦除过程更容易完成，但是栅极擦除校验电压的增大，会缩小栅极擦除校验电压和存储单元在读操作时的字线电压之间的压差，影响读的速度，如果同时将栅极擦除校验电压和字线电压等幅度提高，又会影响数据“0”的数据储存能力。

发明内容

本发明针对上述技术问题，提出了一种存储器及其存储单元。

本发明所提出的技术方案为：

本发明提出了一种存储单元，包括两个晶体管；所述两个晶体管的栅极之间通过字线电性连接，所述两个晶体管的漏极之间通过位线电性连接，所述两个晶体管的源极之间通过源极线电性连接。

本发明还提出了一种存储器，包括多个如上所述的存储单元；从该多个存储单元中抽取的两个存储单元的连接方式的组合有两种；

其中一种组合为：所抽取的两个存储单元没有共用同一字线；该两个存储单元的晶体管的漏极通过共用同一位线电性连接；该两个存储单元的晶体管的源极通过共用同一源极线电性连接；

另外一种组合为：所抽取的两个存储单元的晶体管的栅极通过共用同一字线电性连接；该两个存储单元没有共用同一位线；该两个存储单元的晶体管的源极通过共用同一源极线电性连接。

本发明又提出了一种存储器，包括多个如上所述的存储单元；从该多个存储单元中抽取的两个存储单元的连接方式的组合只有一种；

该组合为：所抽取的两个存储单元没有共用同一字线；该两个存储单元的晶体管的漏极通过共用同一位线电性连接；该两个存储单元的晶体管的源极通过共用同一源极线电性连接。