[发明专利]一种PCB差分高速信号线的走线方法、装置及设备

说明书

本发明公开了一种PCB差分高速信号线的走线方法，通过基于PCB设计工具预设用于计算待生成差分高速信号线函数的布线参数的函数，用于描述待生成差分高速信号线的参数值与目标PCB的差分高速信号线走线方案的转换关系，而后获取目标PCB的待生成差分高速信号线的参数值，应用PCB设计工具调用预设的函数，根据待生成差分高速信号线的参数值生成目标PCB的差分高速信号线走线方案，从而可以一次性输入参数并完成目标PCB的整体的差分高速信号线走线方案，进而省时省力，节约设计人员的人力成本，提高了PCB设计效率。本发明还公开了一种PCB差分高速信号线的走线装置、设备及计算机可读存储介质，具有上述有益效果。

技术领域

本发明涉及PCB技术领域，特别是涉及一种PCB差分高速信号线的走线方法、装置、设备及计算机可读存储介质。

背景技术

图1为一种10°PCB差分高速信号线的走线示意图；图2为一种平行PCB差分高速信号线的走线示意图。

现有的PCB差分高速信号线，比如PCIE 4.0，如图1所示，需要以弯折形式进行走线。差分高速信号线的弯折角度通常为10°。这是由于在比较高速的电路上，使用10°左右的走线可以有效减低由于玻璃纤维问题引起的基板介电常数不均的影响，从而有效保证在高速路径上的有效介电常数的一致性，保证信号的完整，这种弯折形式的走线较多地应用于商业级产品、特别是量产的产品上。

在生成PCB差分高速信号线走线方案时，技术人员需要PCB设计软件(如Cadence)先生成如图2所示的平行信号线，再将每对差分高速信号线进行弯折调整，非常耗时耗力。

发明内容

本发明的目的是提供一种PCB差分高速信号线的走线方法、装置、设备及计算机可读存储介质，用于快速生成所需的PCB差分高速信号线的走线方案。

为解决上述技术问题，本发明提供一种PCB差分高速信号线的走线方法，包括：

获取目标PCB的待生成差分高速信号线的参数值；

应用PCB设计工具，调用预设的函数，根据所述待生成差分高速信号线的参数值生成所述目标PCB的差分高速信号线走线方案；

其中，所述参数值的类型包括一条所述待生成差分高速信号线的长度、一条所述待生成差分高速信号线的折线段数量、所述待生成差分高速信号线的方向、所述待生成差分高速信号线的弯折度数、待生成差分高速信号线组的数量、一个所述待生成差分高速信号线组中两条所述待生成差分高速信号线之间的第一线间距和两个所述待生成差分高速信号线组之间的第二线间距；一个所述待生成差分高速信号线组包括两条所述待生成差分高速信号线。

可选的，所述调用预设的函数，根据所述待生成差分高速信号线的参数值生成所述目标PCB的差分高速信号线走线方案，具体为：

调用预设的三角函数，根据所述待生成差分高速信号线的参数值生成所述目标PCB的差分高速信号线走线方案。

可选的，所述获取目标PCB的待生成差分高速信号线的参数值，具体为：

获取所述待生成差分高速信号线的参数值的默认值。

可选的，所述待生成差分高速信号线的长度的默认值具体为1000密耳，所述待生成差分高速信号线的方向的默认值具体为横向，所述待生成差分高速信号线的弯折度数的默认值具体为10°，所述待生成差分高速信号线组的数量的默认值具体为4个。

可选的，一个所述待生成差分高速信号线组中两条所述待生成差分高速信号线之间的第一线间距和两个待生成差分高速信号线组之间的第二线间距具体为调用SI9000软件，根据所述目标PCB的阻抗要求和所述目标PCB介质要求计算得到。

可选的，所述获取目标PCB的待生成差分高速信号线的参数值，具体包括：

获取所述目标PCB的类型；