[发明专利]高速大面阵多通道CMOS图像传感器数据训练方法

权利要求书

1.高速大面阵多通道CMOS图像传感器数据训练方法，FPGA产生CMOS图像传感器工作时序并接收CMOS图像传感器输出的LVDS图像数据，FPGA接收图像数据并进行训练、存储及处理，图像采集计算机用于采集输出的图像数据；其特征是：所述FPGA对接收的图像数据进行位训练、字训练和通道训练；具体由以下步骤实现：

步骤一、位训练；

CMOS图像传感器输出14bit串行数据，FPGA内部采用36bit宽度进行移位，FPGA内部通过输入延时单元(IDELAY)调节输入串行数据位置寻找训练字，

要求连续检测到M次训练字，通过输入延时单元(IDELAY)反方向调整串行输入数据N次，取连续M次采集到训练字的中间位置作为数据采样位置；

步骤二、字训练；

所述字训练通过记录同步信号到CMOS输出训练字的距离来实现；从位训练成功后的第一个同步信号开始，每个时钟字训练计数器从0开始计数，直到采集到并行数据为训练字后，计数器停止计数，保存该计数器值，作为CMOS图像传感器各通道读取图像数据的起始位置；

步骤三、通道训练；

完成字训练后开始进行通道训练，将数据写入RAM，各通道在检测到第一个有效像元时分别开始进行RAM的写操作，确保每个通道的第一个像元存储位置均为RAM的0地址。

2.根据权利要求1所述的高速大面阵多通道CMOS图像传感器数据训练方法，其特征在于：步骤一中，在每个时钟均判断36bit宽度数据的高14位是否为训练字，如果36bit完全移位一次仍没有找到训练字，则启动IDELAY对输入数据进行延时一次，反复迭代；找到训练字后继续启动IDELAY延时并开始计数，每启动一次IDELAY延时计数值加1，连续计数值达到M则认为位训练成功，然后启动IDELAY反向延时，反向延时N次作为数据最终采样位置并对数据进行串并转换。