[发明专利]一种面向片上网络的片间互连方法和系统

说明书

本发明公开了一种面向片上网络的片间互连方法与系统，其中方法包括以下步骤：通过路由器获取发送端数据包；对所述数据包进行信息处理并存入到虚拟通道中；对处理后的信息进行仲裁，选择目标虚拟通道完成数据传输和生成命令包；根据所述命令包更新虚拟通道状态；根据传输的数据和/或命令包进行编码和扰码，将完成编码和扰码的数据和/或命令包转换成串行数据发送至接收端；本方法通过虚拟通道以及仲裁的方式，将原本数据包中的无用信息转换为有用的片间编码信息，可以满足片上网络优先级以及多播的要求，不会因为高优先级阻塞而导致低优先级阻塞，降低了数据编码开销，提高有效数据传输效率，可广泛应用于集成电路设计领域。

技术领域

本发明涉及集成电路设计领域，尤其是一种面向片上网络的片间互连方法和系统。

背景技术

片上网络network-on-chip(NoC)：片上系统system-on-chip(SoC)的一种新的通信方法，它是多核技术的主要组成部分。

虚拟通道：虚拟通道(VC)是一种通信电路，它可以在两个或多个端点之间传送ATM信元；ATM是一种面向分组的技术，其分组称为信元，ATM信元由信元头和净荷(Payload)两部分构成。信元头中包含信元控制信息，净荷用于承载用户的数据。

状态机：状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作、完成特定操作的控制中心。

总线(Bus)：计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束，按照计算机所传输的信息种类，计算机的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号。

早期，芯片内的模块或芯片间通信是以并行的方式进行传输的，因为并行位宽大，同频下速率明显比穿行有优势。但随着接口频率的提高，clock skew(时钟偏移)、dataskew(数据偏移)、skew between data and clock(在数据和时钟间的偏移)以及噪声和布线等一系列问题限制了数据位宽的持续增加。源同步接口的时钟频率已经遇到瓶颈，由于信道(channel)的非理想特性，在继续提高频率，信号会被严重损伤，此时串行总线由于通信速率的发展需求又回到了人们的视野中。串行总线比并行总线拥有更少的管脚数信号数，所以能够降低互连难度和PCB(印刷线路板)走线难度。因为随着传输带宽需求的提升，并行总线需要满足总线信号线走线等长约束需求，对EMI(电磁干扰)以及串扰提出了更苛刻的要求。相比较而言，随着时钟恢复技术以及均衡等技术的发展，串行总线速率却能越来越高。同时，串行总线能够具有更强抗干扰能力，传输距离更远，适用于不同媒介传输(光纤、无线等)。采用高速串行总线的代价是采用高速信号传输，对PCB材质、信号完整性、抗干扰能力提出了更高的要求。串行总线通信包含两部分：模拟电路和数字电路。模拟电路部分通常使用SerDes(Serializer/Deserializer，串行器和解串器)进行解决，而数字部分则由协议所规定。

目前主流高速协议缺点如下：

a.没有面向片上网络设计的片间协议。虽然片上网络很好地满足了神经网络分布式多核互连的需求，但目前没有面向片上网络设计的片间协议。

b.各层数据编码开销非常大，以传输256字节数据为例，以太网打包效率为79％，PCIE为92％，Rapid I/O(4X)为92-94％。(打包效率指有效载荷长度与总包长的比率，且不考虑物理层编码开销)。对于大数据量的片上网络来说，编码开销会大大降低片上网络性能。

c.流量控制机制和协议引起的通信开销过大，以PCIE为例，在数据链路层和物理层都会有流量控制和协议造成的开销。

发明内容

为解决上述技术问题之一，本发明的目的在于：提供一种面向片上网络设计的、协议简单、开销小的片间互连的方法及系统。

本发明所采取的第一种技术方案是：一种面向片上网络的片间互连方法，包括以下步骤：