[发明专利]在中低频电路系统中应用的抗电荷共享D锁存器

说明书

在中低频电路系统中应用的抗电荷共享D锁存器，属于集成电路可靠性中的抗辐射加固领域。解决了传统的抗电荷共享D锁存器存在硬件开销大、器件面积大、功耗高、传输时间长的问题。本发明将晶体管TP1的栅极、晶体管TN3的栅极和节点S5相连接，将晶体管TP2的栅极、晶体管TN4的栅极和节点S6相连接，将晶体管TP9的栅极、晶体管TN9的栅极和节点S1相连接，将晶体管TP10的栅极、晶体管TN10的栅极和节点S2相连接，这种连接方式可以将面积最小化，因为在版图上一般采取就近连接的方式来降低版图面积；同时，这种连接方式还可以同时提高对节点S3、S4、S7、S8的抗翻转的能力。本发明主要应用于中低频电路系统中。

技术领域

本发明属于集成电路可靠性中的抗辐射加固领域。

背景技术

集成电路工艺发展到了纳米时代，电源电压和器件的尺寸随之不断减小，电路节点电容也不断减少，导致节点存储的电荷急剧下降，因此，CMOS电路愈发容易受到辐射效应引起的软错误影响.当高能粒子轰击电路的敏感节点时，所带电荷被敏感节点收集，如果节点的逻辑状态发生了改变，称为单粒子翻转，集成电路工艺不断缩减，晶体管尺寸不断下降，芯片的集成度迅速上升，导致晶体管间的距离随之减小，高能粒子轰击电路产生的电荷可能被2个节点收集，导致2个节点逻辑状态同时发生改变，称为单粒子双点翻转；相关研究表明，当集成电路的特征尺寸进入90nm以后，电荷共享导致的双点翻转已经成为严重问题。

电荷共享是指高能粒子轰击硅材料，所带电荷被多个敏感节点收集，使得多个节点的逻辑状态同时发生翻转的现象，一般来说，2个以上节点翻转的概率很小。

国内外研究学者提出的相关加固的方法有：(1)版图设计中增加节点距离、保护环和阱隔离等，只能在一定程度上缓解翻转对电路的影响，并不能完全消除这种影响；(2)在锁存器的输入端构造脉冲过滤单元，以过滤输入端的双点翻转；(3)构造冗余反馈的互锁电路；(4)多模冗余；(5)插入阻塞单元来阻塞瞬态故障的传播路径。而传统的抗电荷共享D锁存器一般硬件开销很大、器件面积大、功耗高、传输时间长，因此，以上问题亟需解决。

发明内容

本发明是为了解决传统的抗电荷共享D锁存器存在硬件开销大、器件面积大、功耗高、传输时间长的问题，本发明提供了一种在中低频电路系统中应用的抗电荷共享D锁存器。

在中低频电路系统中应用的抗电荷共享D锁存器，包括20个NMOS晶体管TN1至TN20和20个PMOS晶体管TP1至TP20；

晶体管TN16至TN20的漏极和晶体管TP20的源极连接后，作为锁存器的输入端D；

晶体管TP20的漏极、晶体管TN20的源极、晶体管TP19的漏极和晶体管TN13的漏极连接后，作为锁存器的输出端Q，还作为节点Q；

晶体管TN16至TN20的栅极和晶体管TP19的栅极连接后，作为锁存器的时钟信号CLK的输入端；

晶体管TP20的栅极和晶体管TN13的栅极连接后，作为锁存器的时钟信号CLKN的输入端，且时钟信号CLKN的输入端输入的信号与时钟信号CLK的输入端输入的信号相反；

晶体管TP1至TP4的源极、晶体管TP9至TP12的源极和晶体管TP17的源极均与电源正极连接；

晶体管TP3的栅极、晶体管TP5的漏极、晶体管TN3的漏极、晶体管TP6的栅极和晶体管TN6的栅极连接后，作为节点S3；

晶体管TP3的漏极与晶体管TP7的源极连接，晶体管TP7的栅极、晶体管TN1的栅极、晶体管TN2的漏极、晶体管TN6的源极、晶体管TN10的栅极和晶体管TP10的栅极连接后，作为节点S2；

晶体管TP7的漏极与晶体管TN5的漏极连接，晶体管TN5的栅极、晶体管TP5的栅极、晶体管TP6的漏极、晶体管TN4的漏极、晶体管TP4的栅极和晶体管TN16的源极连接后，作为节点S4；