[发明专利]线圈电子组件

说明书

本发明提供一种线圈电子组件。所述线圈电子组件包括：磁性主体，其中，所述磁性主体包括基板和线圈部，所述线圈部包括设置在所述基板上的图案化的绝缘膜、通过镀覆形成在所述图案化的绝缘膜之间的第一镀层以及设置在所述第一镀层上的第二镀层。

本申请是申请日为2016年09月23日、优先权日为2015年12月30日、申请号为201610848885.X的发明专利申请“线圈电子组件及其制造方法”的分案申请。

技术领域

本公开涉及一种线圈电子组件及其制造方法。

背景技术

作为一种片式电子组件的电感器是一种与电阻器和电容器一起构成电子电路以去除噪声的代表性的无源元件。

薄膜型电感器可通过以下步骤制造：通过镀覆形成内线圈部；使磁性粉末与树脂彼此混合的磁性粉末-树脂复合物硬化来制造磁性主体；然后在磁性主体的外表面上形成外电极。

作为电感器的一个主要性质的直流(DC)电阻(Rdc)可随着内线圈部的横截面积的增大而减小。此外，电感器的电感可随着磁通量通过的磁性材料的面积的增大而增大。

因此，为了减小DC电阻(Rdc)并提高电感，可增大内线圈部的横截面积和磁性材料的面积。

用于增大内线圈部的横截面积的方法的示例可包括增大线圈的宽度的方法和增大线圈的厚度的方法。

然而，当线圈的宽度增大时，相邻线圈之间产生短路的风险增大，并且可能对线圈的可实现的匝数造成限制，导致与效率有关的磁性材料的面积劣化。此外，可存在对于实现高容量产品的限制。

因此，应该增大线圈的厚度和宽度，以提供高的厚宽比(AR)结构的内线圈部。

内线圈部的厚宽比(AR)可意指通过使线圈的厚度除以线圈的宽度而获得的值。由于使线圈的厚度增大的量比线圈的宽度增大的量大，因此可实现较高的厚宽比(AR)。

然而，当根据现有技术通过执行图案镀覆方法(通过曝光和显影工艺使抗镀层被图案化且被镀覆)来形成线圈部时，为了增大线圈的厚度，抗镀层的厚度也需要增大。由于存在曝光工艺的限制(其中，由于抗镀层的厚度在厚度上增大而使抗镀层的下部不能被顺利地曝光)，因此可能难于增大线圈的厚度。

此外，为了保持厚的抗镀层的形式，抗镀层需要具有预定宽度或更大的宽度。由于抗镀层的宽度与相邻线圈之间的间距相对应，因此会增大相邻线圈之间的间距。结果是，在改善DC电阻(Rdc)和电感(Ls)特性上存在限制。

在现有技术中，为了解决根据抗镀膜的厚度的曝光限制，公开了以下工艺：在通过使抗镀膜曝光和显影形成第一抗镀图案之后形成第一镀覆导体图案；在通过使抗镀膜再次曝光和显影而在第一抗镀图案上形成第二抗镀图案之后形成第二镀覆导体图案。

然而，当通过仅执行图案镀覆方法来形成内线圈部时，在增大内线圈部的横截面积上存在限制。此外，由于相邻线圈之间的间距增大，因此难于改善DC电阻(Rdc)和电感(Ls)特性。

此外，为了形成具有高厚宽比(AR)的结构的线圈部，已经大体上尝试了通过将各向异性镀覆增设到通过各向同性镀覆获得的镀层上来实现线圈部的方法。

上面提到的各向异性镀覆方案可实现线圈在通过各向同性镀覆形成种子图案之后所需的剩余高度。根据上面提到的方案，由于线圈(为扇状)呈均匀地减小的形状，因此可能影响DC电阻(Rdc)的分布。

此外，根据上面提到的方案，由于线圈的形状是弯曲的，因此可能难以在线圈图案上形成绝缘层。因此，在线圈图案之间可能出现非绝缘空间，从而引起缺陷。

发明内容

本公开的一方面提供一种能够通过使线圈部之间的厚度差均匀而实现低直流(DC)电阻(Rdc)的线圈电子组件及其制造方法。