[发明专利]面向中低频电路应用的数字D锁存器

说明书

面向中低频电路应用的数字D锁存器，属于微电子器件可靠性领域中抗辐射粒子加固技术领域。解决了传统数字D锁存器在恢复单个节点翻转或两个节点翻转的同时，无法兼具较小的面积、低功耗和延迟少的问题。本发明将晶体管TP3的栅极、晶体管TN1的栅极和节点S5相连接，将晶体管TP4的栅极、晶体管TN2的栅极和节点S6相连接，将晶体管TP9的栅极、晶体管TN9的栅极和节点S1相连接，将晶体管TP10的栅极、晶体管TN10的栅极和节点S2相连接，这种连接方式可以将面积最小化，同时，这种连接方式还可以同时提高对节点S3、S4、S7、S8的抗翻转的能力。本发明主要应用在中低频电路中。

技术领域

本发明属于微电子器件可靠性领域中抗辐射粒子加固技术领域。

背景技术

在纳米CMOS技术中，MOS管尺寸、工作电压的持续减小，集成度正在向极大规模增加，同时，节点电容也正在不断的缩小。导致一个节点存储的状态很容易被高能粒子产生的诱导电荷来改变。单粒子辐射电荷共享在存储电路中如存储器、锁存器、寄存器以及触发器中正变成一个非常严重的现象，而数字D锁存器因为应用范围较广被广泛的使用，因此需要对其进行加固。

锁存器作为具有记忆功能的存储器件，被广泛地应用于各种逻辑电路当中。它的可靠性会影响到整个芯片的工作状态，若锁存器发生故障，将严重影响整个芯片的稳定性。

现阶段，对于锁存器的加固技术主要有两种比较经典的方法，一是通过将简单的静态锁存器复制多个，再加上一个表决器来判断正确的锁存值。多模冗余如三模冗余方法是此类方法一种经典的加固方案，该方法能够有效地屏蔽锁存器内部节点的翻转，但是带来了巨大的面积功耗和延时开销。另一种加固方法是抗辐射加固设计，这种方法不仅能有效地缓解翻转对锁存器的影响，还能取得较低的性能开销，因此被广泛应用。主要是采用新型的锁存结构来对节点进行部分或者全部的加固保护。

然而，目前这类方法比较常用的是将C单元采用多模冗余的方式进行连接，但是在抵抗由电荷共享导致的两个节点翻转的同时，需要较多的MOS管和节点，硬件开销大，并且功耗高、传输时间长，因此，以上问题亟需解决。

发明内容

本发明是为了解决传统数字D锁存器在恢复单个节点翻转或两个节点翻转的同时，无法兼具较小的面积、低功耗和延迟少的问题，本发明提供了面向中低频电路应用的数字 D锁存器。

面向中低频电路应用的数字D锁存器，包括20个NMOS晶体管TN1至TN20和20 个PMOS晶体管TP1至TP20；

晶体管TP16至TP20的源极和晶体管TN20的漏极连接后，作为锁存器的输入端D；

晶体管TP20的漏极、晶体管TN20的源极、晶体管TP15的漏极和晶体管TN17的漏极连接后，作为锁存器的输出端Q，还作为节点Q；

晶体管TP16至TP20的栅极和晶体管TN17的栅极连接后，作为锁存器的时钟信号CLK 的输入端；

晶体管TN20的栅极和晶体管TP15的栅极连接后，作为锁存器的时钟信号CLKN的输入端，且时钟信号CLKN的输入端输入的信号与时钟信号CLK的输入端输入的信号相反；

晶体管TP1至TP4的源极、晶体管TP7至TP10的源极和晶体管TP13的源极均与供电电源正极连接；

晶体管TP1的漏极、晶体管TP5的源极、晶体管TP2的栅极、晶体管TN8的栅极、晶体管TP9的栅极、晶体管TN9的栅极和晶体管TP17的漏极连接后，作为节点S1；

晶体管TP1的栅极、晶体管TN7的栅极、晶体管TP2的漏极、晶体管TP6的源极、晶体管TP10的栅极和晶体管TN10的栅极连接后，作为节点S2；

晶体管TP5的漏极与晶体管TN7的漏极连接，晶体管TN7的源极与晶体管TN3的漏极，晶体管TN3源极接电源地；