[发明专利]一种OSPI控制装置及方法

权利要求书

1.一种OSPI控制装置，其特征在于，包括：中央处理器、OSPI控制器、高速缓冲存储器cache、FIFO存储器和外部存储器；

所述中央处理器通过总线与OSPI控制器的XIP接口连接，OSPI控制器通过XIP接口与高速缓冲存储器cache连接；

所述OSPI控制器的XIP接口与FIFO存储器连接，FIFO存储器通过OSPI接口与外部存储器连接；

所述中央处理器的读数据命令经由总线通过XIP接口发送至高速缓冲存储器cache中；

所述XIP接口通过总线接收中央处理器的写数据命令和被写入数据，将写数据命令通过OSPI接口发送至外部存储器；将被写入数据发送至FIFO存储器中，FIFO存储器将接收的被写入数据通过OSPI接口发送至外部存储器。

2.如权利要求1所述的一种OSPI控制装置，其特征在于，

所述XIP接口通过总线接收中央处理器的读数据命令，将读数据命令通过OSPI接口发送至外部存储单元；

外部存储单元将目标数据通过OSPI接口发送到FIFO存储器中。

3.如权利要求1所述的一种OSPI控制装置，其特征在于，

所述OSPI接口将写数据命令发送至外部存储器，还包括OSPI接口接收数据擦除命令发送至外部存储器。

4.一种OSPI读数据控制方法，其特征在于，包括：

中央处理器的读数据命令经由总线通过XIP接口发送至高速缓冲存储器cache中；

根据读数据命令的地址和数据长度，判断高速缓冲存储器cache中是否存储有目标数据，若有，从高速缓冲存储器cache中调取目标数据，返回到中央处理器；

否则，将读数据命令由OSPI接口发送至外部存储单元，从外部存储单元中接收目标数据，返回到中央处理器，并存储到高速缓冲存储器cache中。

5.如权利要求4所述的一种OSPI读数据控制方法，其特征在于，所述高速缓冲存储器cache包括地址映射模块、替换控制模块、标记SRAM模块和数据SRAM模块，实现读数据具体过程为：

XIP接口通过总线接收读数据命令，对读数据命令进行地址映射，得到读/写信号、地址和数据长度发送至高速缓冲存储器cache中的地址映射模块；

地址映射模块根据接收的地址，将其与标记SRAM模块中的标记进行比较，若相同则表示命中，命中后从数据SRAM模块中读取目标数据，通过XIP接口返回至中央处理器；

若未命中，接收外部储存单元发送的目标数据，替换控制模块替换标记SRAM模块中的标记，将目标数据存入数据SRAM中模块。

6.如权利要求5所述的一种OSPI读数据控制方法，其特征在于，实现读数据具体过程还包括：

若未命中，则发送未命中信号给OSPI控制器的XIP命令控制模块，XIP命令控制模块将读数据命令通过OSPI接口发送至外部存储单元；

外部储存单元将目标数据通过OSPI接口返回至OSPI控制器，并将目标数据缓存到FIFO存储器中；

替换控制模块从FIFO存储器中读取目标数据，将目标数据通过XIP接口返回至中央处理器。

7.一种OSPI写数据控制方法，其特征在于，包括：

XIP接口通过总线接收写数据命令和被写入数据，将被写入数据存入FIFO存储器中；

判断外部存储单元是否为Flash存储器，若是，通过OSPI接口发送数据擦除命令；数据擦除命令执行完成后，发送写数据命令，并将被写入数据通过OSPI接口发送至Flash存储器；

否则，直接发送写数据命令，将被写入数据通过OSPI接口发送至外部存储单元。