[发明专利]板卡芯片的数据访存方法、装置及计算机可读存储介质

说明书

本申请公开了一种板卡芯片的数据访存方法、装置及计算机可读存储介质。其中，方法应用于内置DDR和高带宽存储器的板卡芯片；板卡芯片执行方法如下：当接收到主机端下发的访存数据请求，若判定待访存数据存储在DDR的目标数据块，则更新高带宽存储器的各数据块的被访问频率，并利用DDR中的目标数据块及相邻多个数据块替换高带宽存储器中被访问频率低于预设频率阈值的数据块；若待访存数据存储在高带宽存储器，则在高带宽存储器中进行数据访存，并更新各数据块的被访问频率。本申请支持数据高并发随机访存，极大地降低了数据随机访存时间，提高了板卡芯片的数据访存效率。

技术领域

本申请涉及数据读取技术领域，特别是涉及一种板卡芯片的数据访存方法、装置及计算机可读存储介质。

背景技术

随着板卡芯片的快速发展，例如FPGA板卡(Field-Programmable Gate Array，现场可编程门阵列)和GPU板卡(Graphics Processing Unit，图形处理器)，用户对快速传输信息，也即带宽的要求也在不断提高。

相关板卡技术通常都是直接基于突发传输形式从DDR的数据块中访存数据，而由于DDR的位宽极为有限，能够支持同时并发随机访存的次数很少，导致访存数据的效率很低下。DDR(Double Data Rate，双倍速率)已经渐渐不能满足人们对带宽的需要，技术发展也已进入了瓶颈期。每秒增加1GB的带宽将会带来更多的功耗，这不论对于设计人员还是消费者来说都不是一个明智、高效或合算的选择。因此，DDR将会渐渐阻碍板卡芯片性能的持续增长。

鉴于此，如何提高板卡芯片的数据访存效率，支持数据并发随机访存，是本领域技术人员需要解决的技术问题。

发明内容

本申请提供了一种板卡芯片的数据访存方法、装置及计算机可读存储介质，支持数据高并发随机访存，极大地降低了数据随机访存时间，提高了板卡芯片的数据访存效率。

为解决上述技术问题，本发明实施例提供以下技术方案：

本发明实施例一方面提供了一种板卡芯片的数据访存方法，适用于内置DDR和高带宽存储器的板卡芯片，包括：

当接收到主机端下发的访存数据请求，判断待访存数据存储在所述高带宽存储器还是所述DDR中；

若所述待访存数据存储在所述DDR的目标数据块，则更新所述高带宽存储器的各数据块的被访问频率，并利用所述DDR中的目标数据块及相邻多个数据块替换所述高带宽存储器中被访问频率低于预设频率阈值的数据块；

若所述待访存数据存储在所述高带宽存储器，则在所述高带宽存储器中进行数据访存，并更新各数据块的被访问频率。

可选的，所述更新所述高带宽存储器的各数据块的被访问频率，并利用所述DDR中的目标数据块及相邻多个数据块替换所述高带宽存储器中被访问频率低于预设频率阈值的数据块包括：

将所述高带宽存储器中所有数据块的未命中次数均加1，所述未命中次数用于表示数据块被访问频率；

为所述高带宽存储器中未命中次数不低于预设次数阈值的数据块设置待替换标签；

利用所述DDR中的目标数据块及后续多个连续数据块依次替换设有所述待替换标签的数据块。

可选的，所述为所述高带宽存储器中未命中次数不低于预设次数阈值的数据块设置待替换标签包括：

预先设置多个次数阈值，各次数阈值对应不同优先级别的待替换标签；

基于所述高带宽存储器的当前数据块的未命中次数与各次数阈值之间的关系，为所述当前数据块设置相应优先级别的待替换标签；

相应的，所述利用所述DDR中的目标数据块及后续多个连续数据块依次替换设有所述待替换标签的数据块包括：