[发明专利]一种多信道通信及接口动态切换方法

权利要求书

1.一种多信道通信的数据接收方法，其特征在于，该方法包括如下步骤：

将多个模式的接收FIFO宽度均设置为10比特，其中高2比特用于设置帧头/帧尾标识，低8比特用于缓存净荷数据；

FPGA判断接收的一帧数据有效后，写入帧头数据到对应模式的接收FIFO中；

FPGA对该帧数据及后续接收到的数据进行串并转换，每满8bit，进行帧格式判断，如果符合帧格式，将净荷数据写入接收FIFO，写入数据时保证最高2比特为0；否则丢弃该帧，向接收FIFO中写入0x3FF；

FPGA判断帧结束后，写入帧尾数据至接收FIFO；

FPGA产生中断通知CPU一次完整数据接收过程结束，CPU进行业务数据处理；

所述帧头数据为0x200，所述帧尾数据为0x300。

2.如权利要求1所述的多信道通信的数据接收方法，其特征在于：在写入帧头数据到对应模式的接收FIFO中之前，该方法还包括CPU选择或切换接收FIFO的模式的步骤。

3.如权利要求1所述的多信道通信的数据接收方法，其特征在于：所述CPU进行业务数据处理的具体过程为：

CPU等待FPGA中断，在收到中断通知后，读取接收FIFO数据；

判断数据是否为帧头数据,当数据是帧头数据时，CPU正式开始读取接收FIFO数据，否则清空接收缓存；

CPU判断数据是否为0x3FF或帧尾数据,当不是0x3FF，也不是帧尾数据时，将数据写入接收缓存，并转到读取接收FIFO数据的步骤继续读取接收FIFO数据；

如果是0x3FF，则清空接收缓存；

如果是帧尾数据,则CPU对接收缓存的数据进行业务处理。

4.如权利要求1所述的多信道通信的数据接收方法，其特征在于：FPGA对该帧数据及后续接收到的数据进行串并转换之前，该方法还包括FPGA对数据进行过滤和同步操作的步骤。

5.一种多信道通信的数据发送方法，其特征在于，该方法包括如下步骤：

将多个模式的发送FIFO宽度均设置为10比特，其中高2比特用于设置帧头/帧尾标识，低8比特用于缓存净荷数据；

CPU通过本地总线接口将待发送数据写入对应模式的发送FIFO，写数据时保持发送FIFO高2bit为0，但完成数据写入后，写入发送完成标志0x100；

FPGA发送模块接收到0x100数据后，从发送FIFO中取出数据进行发送操作。

6.如权利要求5所述的多信道通信的数据发送方法，其特征在于：在CPU通过本地总线接口将待发送数据写入对应模式的发送FIFO之前，该方法还包括CPU选择或切换发送FIFO的模式的步骤。

7.一种接口通信方式动态切换方法，该方法应用于包括CPU和FPGA的系统，其特征在于：所述FPGA执行权利要求1-6任一项的方法，并用于连接外部接口和多种模式的业务逻辑处理模块，该方法包括如下步骤：

采用所述FPGA实现切换矩阵电路；

通过所述CPU下发工作模式切换指令至所述FPGA；

切换矩阵判断所述FPGA是否支持下发的该工作模式，如果所述FPGA支持该工作模式，则将外部接口信号线与该工作模式的业务逻辑处理模块的信号线相连接。

8.如权利要求7所述的接口通信方式动态切换方法，其特征在于：该系统还包括CPLD，该方法还包括使用所述CPLD扩展接口、配置所述FPGA的步骤。

9.如权利要求8所述的接口通信方式动态切换方法，其特征在于：所述CPU通过本地总线接口实现与所述FPGA、所述CPLD的数据交互。