[发明专利]亚稳态检测装置和方法、ADC电路

说明书

本发明涉及一种亚稳态检测装置和方法、ADC电路。亚稳态检测装置包括：延迟单元，用于接收同步信号，并按照预设步进延迟值对所述同步信号进行延迟；第一触发器单元，包括第一时钟输入端、第一数据输入端和第一数据输出端，其中，所述第一时钟输入端用于接收时钟信号；所述第一数据输入端与所述延迟单元连接；第二触发器单元，包括第二时钟输入端、第二数据输入端和第二数据输出端，其中，所述第二时钟输入端分别与所述延迟单元、第一数据输入端连接；所述第二数据输入端与所述第一时钟输入端连接；处理模块，与所述第二数据输出端连接，用于接收所述目标时钟信号，并根据所述目标时钟信号检测所述第一触发器单元的亚稳态，简化检测装置的结构、成本低。

技术领域

本发明涉及数字或数模混合集成电路，特别是涉及亚稳态检测装置和方法、ADC电路。

背景技术

在数字或数模混合集成电路中，触发器作为一种高速的存贮记忆元件，广泛地运用于当代IT硬件电路与系统中。为实现对输入数据的可靠存贮，要求输入数据在时钟上升沿前后的建立时间和保持时间区域保持恒定。在同步系统中，如果触发器的建立/保持时间不满足，就可能产生亚稳态，此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态，在这段时间里Q端毛刺、振荡、固定的某一电压值，而不是等于数据输入端D的值。

传统的，可通过设置一个和时钟频率相同的检测器才检测触发器的亚稳态，其检测器的设计复杂、成本高。

发明内容

基于此，有必要针对上述问题，提供一种亚稳态检测装置和方法、ADC电路，可以简化检测装置的结构、成本低。

一种亚稳态检测装置，包括：

延迟单元，用于接收同步信号，并对所述同步信号进行延迟；

第一触发器单元，包括第一时钟输入端、第一数据输入端和第一数据输出端，其中，所述第一时钟输入端用于接收时钟信号；所述第一数据输入端与所述延迟单元连接，用于接收经延迟后的同步信号；

第二触发器单元，包括第二时钟输入端、第二数据输入端和第二数据输出端，其中，所述第二时钟输入端分别与所述延迟单元、第一数据输入端连接，用于接收经延迟后的同步信号；所述第二数据输入端与所述第一时钟输入端连接，用于接收所述时钟信号；所述第二数据输出端用于输出与经延迟后的同步信号同步的目标时钟信号；

处理模块，与所述第二数据输出端连接，用于接收所述目标时钟信号，并根据所述目标时钟信号检测所述第一触发器单元的亚稳态。

在其中一个实施例中，所述第一触发器单元和所述第二触发单元均为D触发器。

在其中一个实施例中，所述第一触发器单元包括第一反相器和第一JK触发器，所述第一JK触发器的J端经所述第一反相器与所述第一JK触发器的K端连接；

所述第二触发器单元包括第二反相器和第二JK触发器，所述第二JK触发器的J端连接经所述第二反相器与所述第二JK触发器的K端。

在其中一个实施例中，所述处理模块包括：

读取单元，与所述第二数据输出端连接，用于读取所述目标时钟信号；

控制器，分别与所述读取单元、延迟单元连接，用于检测所述目标时钟信号的亚稳态，并根据所述目标时钟信号获取用于校准所述亚稳态的校准延迟值，还用于控制所述延迟单元以所述校准延迟值来延迟所述同步信号。

本申请还提供一种ADC电路，包括：如上述的亚稳态检测装置。

在其中一个实施例中，ADC电路，还包括：

时钟模块，用于输出时钟信号；

同步信号模块，用于输出同步信号；

其中，