[发明专利]OTP存储器及其制造方法

说明书

本发明公开了一种OTP存储器，单元结构包括：垂直相交的第一有源区和第二有源区；在第一有源区中形成有EDNMOS，在第二有源区中形成有PMOS；PMOS的沟道区的主体部分由EDNMOS的漂移区组成，EDNMOS的第一多晶硅栅作为控制栅，PMOS的第二多晶硅栅为浮栅；利用EDNMOS的漂移区中形成的热载流子实现对PMOS进行编程。本发明还公开了一种OTP存储器的制造方法。本发明能实现高速写入。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种一次可编程(one-timeprogrammable memory,OTP)存储器；本发明还涉及一种OTP存储器的制造方法。

背景技术

OTP存储器是常见的一种非挥发性存储器(NVM)，在有限密度有限性能的嵌入式NVM方面有较多的应用，传统的电可擦可编程只读存储器(EEPROM)、S0NOS、嵌入式闪存(E-Flash)NVM成本昂贵。OTP存储器与CMOS相容的嵌入式NVM技术是当前工业界的成功解决方案，并在诸如模拟技术微调应用中的位元级一直到数据或代码储存的千位元等级取得越来越广泛的应用。

OTP存储单元的结构设计种类很多。具有代表性的主要有3类：

第一类为电容耦合型：如图1A所述，是现有第一种OTP存储器的元器件示意图；图1B是图1A 所对应的版图示意图；现有第一种OTP存储器的单元结构由一个晶体管2 外加一个浮栅电容1实现OTP的基本编程以及电荷存储的功能。图1B中的虚线BB’的一侧对应于浮栅电容1、另一侧对应于晶体管2，晶体管2的多晶硅栅和浮栅电容1 的顶部电极共用同一层多晶硅层3，晶体管2的源漏区和沟道区所对应的有源区4和浮栅电容1的底部电极所对应的有源区4通过场氧隔离，接触孔5用于引出器件的电极，如晶体管2的源漏极和栅极，浮栅电容1的下电极。现有第一种OTP存储器由于浮栅耦合电容的存在，存储单元面积过大，不利于千位元等级的高密度的应用。

第二类为串联晶体管型：如图2所示，是现有第二种OTP存储器的结构示意图；现有第二种OTP存储器的单元结构为由两PMOS管6和7串联形成的一次性可编程器件单体结构。其中第一PMOS管6作为选通晶体管；第二PMOS管7作为该器件的存储单元。所述第一PMOS管6的源区和漏区都由P+区组成，所述第一PMOS管6的漏区和所述第二PMOS管7的源区共用，所述第一PMOS管6的源区连接到源线SL，所述第二 PMOS管7的漏区由P+区组成且连接到位线BL。所述第一PMOS管6的栅极结构由栅介质层如栅氧化层和多晶硅栅叠加而成，所述第一PMOS管6的多晶硅栅为控制栅(CG) 并连接到字线WL，图2中也采用CG表所述第一PMOS管6的多晶硅栅。所述第二PMOS 管7的栅极结构由栅介质层如栅氧化层和多晶硅栅叠加而成，所述第二PMOS管7的多晶硅栅为浮栅(floating gate，FG)，图2中也采用FG表所述第二PMOS管7的多晶硅栅。编程时，字线WL和所述源线SL的电压差是所述第一PMOS管6导通，如所述源线SL为5V，所述字线WL为0V；所述位线BL的电压如0V会使所述第一PMOS管 6的漏区电流进入到浮栅下方时产生热载流子效应并注入到所述浮栅中，从而实现对所述第二PMOS管7的编程。编程后的所述第二PMOS管7的阈值电压会改变。

第三类为电介质击穿型：如图3所示，是现有第三种OTP存储器的结构示意图，包括：形成于有源区中的沟道区101，有源区通过场氧如浅沟槽场氧102隔离。

栅极结构包括栅氧化层和多晶硅栅104，栅氧化层在横向上分成了厚栅氧化层103a和薄栅氧化层103b。

在多晶硅栅104的侧面形成有侧墙105。

漏区106形成于有源区中并和多晶硅栅104的靠近厚栅氧化层103a一侧的侧墙105的侧面自对准。漏区106还包括轻掺杂漏区(LDD)，轻掺杂漏区和多晶硅栅104 的靠近厚栅氧化层103a一侧的侧面自对准。

漏区106通过接触孔107连接位线BL，多晶硅栅104连接到字线WL。