[发明专利]移位寄存器、栅极驱动电路、显示面板以及显示装置

权利要求书

1.一种移位寄存器，其特征在于，包括移位寄存信号输入端、第一时钟信号端、第二时钟信号端、第三时钟信号端、第一电源信号输入端、第二电源信号输入端、第一信号输出端、第二信号输出端、第一节点、第二节点、第三节点、第四节点、第一节点控制模块、第二节点控制模块、第三节点控制模块、第四节点控制模块、第一输出模块、第二输出模块、存储模块以及耦合模块；

所述第一节点控制模块包括第一甲控制端、第二甲控制端、第三甲控制端、第一甲输入端、第二甲输入端以及甲输出端，所述第一甲控制端与所述第一时钟信号端电连接，所述第二甲控制端与所述第二时钟信号端电连接，所述第三甲控制端与所述第一节点电连接，所述第一甲输入端与所述移位寄存信号输入端电连接，所述第二甲输入端与所述第一电源信号输入端电连接，所述甲输出端与所述第二节点电连接；所述第一节点控制模块用于根据所述第一甲控制端输入的信号控制所述第一甲输入端与所述甲输出端连通，或者根据所述第二甲控制端输入的信号和第三甲控制端输入的信号控制所述第二甲输入端与所述甲输出端连通；

所述第二节点控制模块包括第一乙控制端、第二乙控制端、第一乙输入端、第二乙输入端和乙输出端，所述第一乙控制端与所述第一时钟信号端电连接，所述第二乙控制端与所述第二节点电连接，所述第一乙输入端与所述第二电源信号输入端电连接，所述第二乙输入端与所述移位寄存信号输入端电连接，所述乙输出端与所述第一节点电连接；所述第二节点控制模块用于根据所述第一乙控制端输入的信号控制所述第一乙输入端与所述乙输出端连通，或者根据所述第二乙控制端输入的信号控制所述第二乙输入端与所述乙输出端连通；

所述第一输出模块包括第一丙控制端、第二丙控制端、第一丙输入端、第二丙输入端、丙耦合端和丙输出端，所述第一丙控制端与所述第一节点电连接，所述第二丙控制端和所述丙耦合端均与所述第二节点电连接，所述第一丙输入端与所述第一电源信号输入端电连接，所述第二丙输入端与所述第二时钟信号端电连接，所述丙输出端与所述第一信号输出端电连接；所述第一输出模块用于根据所述第一丙控制端输入的信号控制所述第一丙输入端与所述丙输出端连通，或者根据所述第二丙控制端输入的信号控制所述第二丙输入端与所述丙输出端连通；

所述第三节点控制模块包括第一丁控制端、第二丁控制端、第一丁输入端、第二丁输入端和丁输出端，所述第一丁控制端与所述第一信号输出端电连接，所述第二丁控制端与所述第三时钟信号端电连接，所述第一丁输入端与所述第一电源信号输入端电连接，所述第二丁输入端与所述第二电源信号输入端电连接，所述丁输出端与所述第三节点电连接；所述第三节点控制模块用于根据所述第一丁控制端输入的信号控制所述第一丁输入端与所述丁输出端连通，或者根据所述第二丁控制端输入的信号控制所述第二丁输入端与所述丁输出端连通；

所述第四节点控制模块包括第一戊控制端、第二戊控制端、第一戊输入端、第二戊输入端和戊输出端，所述第一戊控制端与所述第三节点电连接，所述第二戊控制端与所述第一信号输出端电连接，所述第一戊输入端与所述第一电源信号输入端电连接，所述第二戊输入端与所述第二电源信号输入端电连接，所述戊输出端与所述第四节点电连接；所述第四节点控制模块用于根据所述第一戊控制端输入的信号控制所述第一戊输入端与所述戊输出端连通，或者根据所述第二戊控制端输入的信号控制所述第二戊输入端与所述戊输出端连通；

所述第二输出模块包括第一己控制端、第二己控制端、第一己输入端、第二己输入端和己输出端，所述第一己控制端与所述第四节点电连接，所述第二己控制端与所述第三节点电连接，所述第一己输入端与所述第一电源信号输入端电连接，所述第二己输入端与所述第二电源信号输入端电连接，所述己输出端与所述第二信号输出端电连接；所述第二输出模块用于根据所述第一己控制端输入的信号控制所述第一己输入端与所述己输出端连通，或者根据所述第二己控制端输入的信号控制所述第二己输入端与所述己输出端连通；

所述存储模块包括第一庚端和第二庚端；所述第一庚端与所述第一节点电连接，所述第二庚端与所述第一电源信号输入端电连接；所述存储模块用于维持所述第一节点的电位稳定；

所述耦合模块包括第一辛端和第二辛端，所述第一辛端与所述第三节点电连接，所述第二辛端与所述第二信号输出端电连接；所述耦合模块用于在所述第二信号输出端的电位发生变化时，将所述第二信号输出端的电位偶合至所述第三节点；

所述第一节点控制模块包括第一晶体管、第二晶体管、第三晶体管以及第四晶体管；或者，所述第一节点控制模块包括第一双栅晶体管、第三晶体管以及第四晶体管；

所述第二节点控制模块包括第六晶体管和第七晶体管；

所述第一输出模块包括第八晶体管和第九晶体管；

所述第三节点控制模块包括第十晶体管、第十一晶体管以及第十二晶体管；或者，所述第三节点控制模块包括第二双栅晶体管和第十二晶体管；

所述第四节点控制模块包括第十四晶体管和第十五晶体管；

所述第二输出模块包括第十六晶体管和第十七晶体管。