[发明专利]避免磁场干扰的VECSEL激光器芯片封装结构及方法

说明书

本发明公开了一种避免磁场干扰的VECSEL激光器芯片封装结构及方法。本发明在下绝缘层上布置测温线圈、加热线圈、供电正电极引脚和负电极引脚；上绝缘层覆盖测温线圈和加热线圈，上绝缘层上布置有供电负电极。测温线圈为具有开口的圆环形，加热线圈为双涡旋曲线形，加热线圈位于测温线圈内。首先在基底上沉积下绝缘层，然后在下绝缘层上加工出测温线圈及引脚、加热线圈及引脚、供电正电极引脚，再在测温线圈和加热线圈上沉积上绝缘层，最后同时加工供电负电极及引脚。本发明利用交错的双涡旋曲线的加热线圈结构，可以减少加热线圈所占的面积，同时可以避免加热、测温电流产生磁场对器件引入的磁场干扰。

技术领域

本发明属于芯片封装技术领域，具体涉及一种避免磁场干扰的VECSEL激光器芯片封装结构及加工方法。

背景技术

作为芯片级器件的重要光源，芯片级垂直腔面发射激光器(VECSEL),是目前片上原子磁力仪，原子钟等新型传感器的重要组成部分，针对特定的应用环境，实现一种可避免引起磁场干扰的封装方案备受关注。

为了能够实现半导体激光机在应用环境下的集成封装，近年来有多种结构被广泛提出。其中多数封装主要针对激光器热控制的方案，很少方案有考虑封装引入的磁场干扰。在一些对磁场有要求的应用场景下，在满足热控制，低功耗，封装简单的前提下，无磁场干扰的特殊封装方案需要被提出。

发明内容

本发明的目的就是提供一种避免磁场干扰的VECSEL激光器芯片封装结构。

本发明的封装结构具体是：由下至上依次包括基底、下绝缘层、上绝缘层。

所述的下绝缘层附着在基底上，下绝缘层上布置有测温线圈、加热线圈、VECSEL供电正电极引脚、VECSEL供电负电极引脚；上绝缘层覆盖测温线圈和加热线圈，上绝缘层中心布置有VECSEL供电负电极。

所述的测温线圈为具有开口的圆环形，测温线圈的两端分别延伸至测温线圈正极引脚和测温线圈负极引脚。

所述的加热线圈为双涡旋曲线形，两条同心的涡旋曲线交错设置，两条涡旋曲线的一端相接于涡旋中心，另一端分别延伸至加热线圈正极引脚和加热线圈负极引脚。

所述的测温线圈与加热线圈同心设置，且加热线圈位于测温线圈内。

所述的VECSEL供电正电极引脚、VECSEL供电负电极引脚、测温线圈正极引脚、加热线圈正极引脚、加热线圈负极引脚、测温线圈负极引脚并排布置在下绝缘层上的边缘位置。

所述的上绝缘层覆盖测温线圈和加热线圈上，VECSEL供电负电极设置在上绝缘层上的中心位置，并与VECSEL供电负电极引脚相接。

进一步，所述的测温线圈的圈数为1～5圈，其断面宽度为0.1～10微米、厚度为0.1～10微米。

进一步，所述的加热线圈断面的宽度为0.1～10微米，厚度为0.1～10微米；相互交错的两条涡旋曲线间距为0.1～10微米，单条涡旋曲线的圈数为2～100圈。

进一步，所述的基底为硅片或玻璃片，厚度为500～1000微米。

进一步，所述的下绝缘层和上绝缘层的厚度为100～1000纳米。

本发明的另一目的是提供上述封装结构的加工方法。该方法具体是：

步骤(1).选取厚度为500～1000微米的硅片或玻璃片作为基底，基底上沉积厚度为100～1000纳米的绝缘材料，作为下绝缘层；

步骤(2).采用金属沉积和光刻刻蚀方法，按照设计置图案在下绝缘层上加工出测温线圈及测温线圈正极引脚和测温线圈负极引脚、加热线圈及加热线圈正极引脚和加热线圈负极引脚、VECSEL供电正电极引脚；