[发明专利]基于渐进逼近架构的n bit模数转换器

说明书

本发明提供一种渐进逼近架构的n bit模数转换器，该模数转换器包括i+1阶sub‑ADC、i阶sub‑DAC、采样保持电路、时钟管理电路、电源管理电路和输出控制电路，其中i为任意正整数；输入待测模拟信号经过一个采样保持电路后同时进入所有的sub‑ADC，同时进行比较，每一阶sub‑ADC的参考电压由上一阶sub‑DAC提供，而sub‑ADC本身的数字信号输出也传输给了本阶sub‑DAC，指导下一阶sub‑ADC和sub‑DAC的参考电压，通过逐阶缩小参考电压得到位权越低的输出数值。模数转换器本身没有对待测模拟信号进行任何模拟运算，同时将与分辨率呈指数关系的大型电路拆分为多阶小型电路，降低了电路的整体规模。

技术领域

本发明涉及集成电路领域，具体涉及一种渐进逼近架构的n bit模数转换器。

背景技术

模数转换器作为一种非常重要的数据转换器，负责将模拟信号转换为数字信号，广泛应用于电子、通信、医疗、物联网等领域，尤其是大部分传感器的输出信号都要通过模数转换器转换后再进入后级数字系统进行进一步处理，因此在未来依然有着非常大的应用前景。

各国的科研和技术人员自上个世纪起设计了很多模数转换器架构，近年来随着待测模拟信号的频率越来越高，对模数转换器的采样率要求也越来越高，甚至出现了射频ADC实现对射频信号的直接转换，这就需要ADC(Analogto Digital Converter)架构在保持分辨率的同时尽可能适应更高的采样速度。

现有高速模数转换器的架构中，Flash架构使用的比较器数量与分辨率呈指数关系，较高分辨率的Flash模数转换器电路规模将非常大，生产成本和功耗也将非常大；管线式架构能有效降低电路的规模，不过在对待测模拟信号进行处理时对模拟量本身进行了模拟运算，运算过程产生的误差将对最终输出造成影响，且管线越长，误差越大；折叠式架构的缺点同管线式架构，在处理待测模拟信号时对模拟信号进行了模拟运算。

发明内容

本发明的目的在于：针对现有技术存在的问题，提供一种基于渐进逼近架构的nbit模数转换器，其输入待测模拟信号经过一个采样保持电路后同时进入所有的sub-ADC(Analogto Digital Converter)，同时进行比较，每一阶sub-ADC的参考电压由上一阶sub-DAC提供，而sub-ADC本身的数字信号输出也传输给了本阶sub-DAC，指导下一阶sub-ADC和sub-DAC的参考电压，通过逐阶缩小参考电压得到位权越低的输出数值。模数转换器本身没有对待测模拟信号进行任何模拟运算，同时将与分辨率呈指数关系的大型电路拆分为多阶小型电路，降低了电路的整体规模。

本发明的发明目的通过以下技术方案来实现：

一种渐进逼近架构的n bit模数转换器，该模数转换器包括i+1阶sub-ADC、i阶sub-DAC、采样保持电路、时钟管理电路、电源管理电路和输出控制电路，其中i为任意正整数；所述时钟管理电路提供sub-ADC、sub-DAC、输出控制电路和采样保持电路的工作时序；所述电源管理电路提供整体的供电以及初始参考电压；所述采样保持电路对输入待测模拟信号进行处理后直接送入所有的sub-ADC中，各阶sub-ADC输出的数字信号经输出控制电路整合后并行输出；第k阶sub-ADC转换出的数字编码指导第k阶sub-DAC产生输入模拟信号所在量化区间的上下限电压，其中0<k<i-1；第k阶sub-DAC产生的上下限电压作为第k+1阶sub-ADC和sub-DAC的参考电压，指导第k+1阶sub-ADC进行进一步量化，同时指导第k+1阶sub-DAC提供第k+2阶sub-ADC和sub-DAC的上下限电压。

进一步的，所述模数转换器的sub-ADC各阶分辨率之和n。

进一步的，所述模数转换器的sub-DAC各阶分辨率与同阶sub-ADC相同。

进一步的，所述sub-ADC架构为Flash架构。