[发明专利]一种非对称读延迟感知的数据放置方法

说明书

本发明公开了一种非对称读延迟感知的数据放置方法，其特点是在闪存控制器中添加热读数据识别机制和冷读数据识别机制以及数据放置标记，通过使用有限的最近最久未使用链表（LRU）来记录最近访问慢页上的数据位置，实现数据的重新放置。本发明与现有技术相比具有良好的闪存读性能，优化了数据的放置，大大降低了延迟差异所带来的性能损耗，以最大限度地利用高密度闪存页面的特征，提高快页访问的效益，减少对慢页访问的影响，提高闪存读性能。

技术领域

本发明涉及数据放置及闪存堆叠技术领域，尤其是一种基于高密度闪存中非对称读延迟感知的数据放置方法。

背景技术

在过去几十年中NAND闪存得到了迅速的发展，特别是闪存堆叠技术的发展使得闪存的密度越来越高，例如，3bits/cell的TLC闪存已经成为闪存市场的主导，闪存的架构已经朝着3D堆叠的方式转变，可达96层甚至更高。更为重要的是，4bits/cell的QLC以及5bits/cell的PLC也正在开发之中，并且可以进一步增加层数。由于闪存出色的读取性能，可将一些高密度的闪存，例如QLC，用作读取密集型存储。但是存在的问题是，闪存的读取延迟也在不断的增加，更为糟糕的是，随着闪存密度的增加，其读延迟将进一步提高，因此，降低高密度闪存的读延迟已经成为一项至关重要的任务。

读取延迟的增加至少来源于两个方面：第一个方面是存储单元中存放了多个bit，而读取不同位置的bit所代表的页延迟不一致，最高位的bit所代表的的页延迟最高，最低位的bit所代表的的页延迟最低。以使用QLC为例且四个页面分别记为1-page、2-page、3-page、4-page。但不限于QLC，可以扩展到其他多位单元的高密度闪存，如MLC、TLC和PLC等。那么根据格雷编码方案，不同类型的页面在读取的时候所使用的参考电压的数量是不同的，这四种类型的页面之间具有4-5倍的差异。第二个是由于这些页面之间不对称的可靠性问题，字线中的多个页面具有不对称的原始误码率（RBER），其中，1-page的误码率最低，4-page的误码率最高。在这种情况下，由于纠错码纠错所产生的等待时间，使得不同类型的页面之间的读取延迟进一步扩大。

目前，具有强纠错能力的低密度奇偶校验码LDPC已经被部署到高密度闪存中，而LDPC在纠错的时候需要更多次的参考电压比对。因此，使得高误码率的页面在被读取的时候所产生的解码延迟进一步增加，对于先前启用LDPC的QLC闪存，四个页面之间的最大访问等待时间差异可以达到30倍。

综上所述，高密度闪存的不同页面之间读取延迟差异之大，是由闪存硬件和软件解码共同导致的，这极大地影响了闪存的性能和可靠性。由于字线中的多个页面之间存在显著的不对称读取延迟特征，如果这些页面上的读取数据没有很好地放置，那么性能将受到很大的影响。显然，最好的情况是大多数读取操作发生在快页上，而最坏的情况是大多数读取操作发生在慢页上。实验发现，以QLC为例，高延迟的页面2-page，3-page和4-page上的热读请求并不多，如果将这些请求所访问的页面迁移到低延迟的1-page，将大大提升性能。

现有技术的数据放置由于未进行任何页面类型区分，性能损耗大，以至平均读取延迟时间长，大大影响了闪存的读性能和可靠性。

发明内容

本发明的目的是针对现有技术的不足而设计的一种非对称读延迟感知的数据放置方法，采用识别慢页上的热读数据和快页上的冷读数据，并将其以字线为单位进行迁移，使得热读数据重新放置在快页上，而冷读数据重新放置在慢页上，通过动态的识别热数据和冷数据，并且进行适当地迁移以改善读性能，优化数据的放置，以降低非对称延迟导致的延迟差异所带来的性能损耗，以最大限度地利用高密度闪存页面的特征，提高快页访问的效益，减少对慢页访问的影响，提高闪存读性能。

本发明的目的是这样实现的：一种非对称读延迟感知的数据放置方法，其特点是闪存控制器中添加热读数据识别机制、冷读数据识别机制和数据放置标记，通过使用有限的最近最久未使用链表（LRU）来记录最近访问慢页上的数据位置，通过位图来标记快页是否被访问，并将慢页上的热读数据和快页上的冷读数据进行迁移，实现数据的重新放置。