[发明专利]一种适用于低压的电压钳位装置

说明书

一种适用于低压的电压钳位装置，通过钳位低电平输出管与钳位高电平输出管形成互为正反馈连接，所述钳位高电平输出管的高电平输出端通过第一电阻连接电源电压端，能够在较低的电源电压下正常工作，即所述电源电压只需不低于所述钳位低电平输出管与所述钳位高电平输出管中阈值电压最大者即可，而不再需要大于两者阈值电压之和。

技术领域

本发明涉及电压钳位技术，特别是一种适用于低压的电压钳位装置，通过钳位低电平输出管与钳位高电平输出管形成互为正反馈连接，所述钳位高电平输出管的高电平输出端通过第一电阻连接电源电压端，能够在较低的电源电压下正常工作，即所述电源电压只需不低于所述钳位低电平输出管与所述钳位高电平输出管中阈值电压最大者即可，而不再需要大于两者阈值电压之和。

背景技术

钳位电路的作用是将周期性变化的波形的顶部或底部保持在某一确定的直流电平上，并保持原波形形状不变。图1和图2分别表示钳位高(电平)电路(Tie-high)和钳位低(电平)电路(Tie-low)。如图1所示一种Tie-high电路，当电源电压VDD增加到第一NMOS管M0和第二PMOS管(第二PMOS输出管)M1的阈值电压之和时，M0相当于Diode(二极管)钳位M1的Gate(栅极)使M1导通，将M1的漏极输出钳位(Tie)到电源电压VDD，实现Tie-high功能，即M1的漏极输出为High。如图2所示的一种Tie-low电路，其与图1同理，图2中的第三PMOS管M2钳位第四NMOS管(第四NMOS输出管)M3的Gate(栅极)使M3导通，将M3漏极输出钳位(Tie)到接地端GND，实现Tie-low功能，即M3漏极输出为Low。从图1和图2可知，电源电压VDD必须大于NMOS管(M0或M3)和PMOS管(M1或M2)阈值电压之和才能正常工作，也就是说当电源电压VDD低于PMOS管和NMOS管的阈值电压之和时，可能导致Tie-high/Tie-off电路输出高阻状态，出现功能异常。另外，输出管的Gate是由Diode钳位到电源电压VDD或接地端GND，易受干扰。本发明人认为，如果使钳位低电平输出管与钳位高电平输出管形成互为正反馈连接，所述钳位高电平输出管的高电平输出端通过第一电阻连接电源电压端，则能够在较低的电源电压下正常工作，即所述电源电压只需不低于所述钳位低电平输出管与所述钳位高电平输出管中阈值电压最大者即可，而不再需要大于两者阈值电压之和。有鉴于此，本发明人完成了本发明。

发明内容

本发明针对现有技术中存在的缺陷或不足，提供一种适用于低压的电压钳位装置，通过钳位低电平输出管与钳位高电平输出管形成互为正反馈连接，所述钳位高电平输出管的高电平输出端通过第一电阻连接电源电压端，能够在较低的电源电压下正常工作，即所述电源电压只需不低于所述钳位低电平输出管与所述钳位高电平输出管中阈值电压最大者即可，而不再需要大于两者阈值电压之和。

本发明的技术方案如下：

一种适用于低压的电压钳位装置，其特征在于，包括钳位低电平输出管和钳位高电平输出管，所述钳位低电平输出管与所述钳位高电平输出管形成互为正反馈连接，所述钳位高电平输出管的高电平输出端通过第一电阻连接电源电压端。

所述钳位低电平输出管为第四NMOS管，所述钳位高电平输出管为第五PMOS管，所述第四NMOS管的漏极分别连接所述第五PMOS管的栅极和低电平输出端，所述第五PMOS管的漏极为高电平输出端，所述高电平输出端连接所述第四NMOS管的栅极，所述第五PMOS管的源极连接电源电压端，所述第四NMOS管的源极连接接地端。

所述第四NMOS管的阈值电压小于电源电压，所述第五PMOS管的阈值电压也小于所述电源电压。

当所述电源电压大于所述第四NMOS管的阈值电压时，所述电源电压通过所述第一电阻将所述第四NMOS管的栅压上拉至所述电源电压而使所述第四NMOS管导通，所述低电平输出端通过所述第四NMOS管接地而输出低电平，所述低电平作用于所述第五PMOS管的栅极，当所述电源电压大于所述第五PMOS管的阈值电压时，这时所述第五PMOS管导通，所述高电平输出端通过所述第五PMOS管连接所述电源电压端而输出高电平。