[发明专利]多相振荡器电路

说明书

本发明的实施例涉及一种多相振荡器电路。在所描述实例中，一种环形振荡器(110)包含第一环中的一系列N个级。每个级包含相应输出端(112，114，116)，所述输出端耦接到所述第一环中的所述级中的下一个级的相应输入端。N是至少为三的正奇整数。第二环中的一系列N个电平移位器(L1，L2，LN)分别连接到所述N个级。每个电平移位器(L1，L2，LN)从与其连接的级的相应输出端(L1，L2，LN)接收相应时钟输出并且响应于所述时钟输出而生成相应的经过升压的时钟输出(130)。所述经过升压的时钟输出(130)被耦接以控制所述第二环中的所述电平移位器中的下一个电平移位器的阻抗状态。

技术领域

本发明总体上涉及电路，并且更具体地涉及一种多相振荡器电路。

背景技术

功率占空比低的系统通常采用在短时间段内达到目标输出频率的振荡器，其中这些系统中的数据传输取决于快速时钟恢复。在数字数据的串行通信中，时钟恢复是从串行数据流中提取定时信息以允许接收电路解码数据流中的所传输符号的过程。通过修改所传输数据，可以加快从数据流中进行的时钟恢复。如果串行通信信道未将时钟信号与数据流一起传输，则必须使用来自数据流的定时信息在接收器处再生时钟。时钟恢复是通过导线、光纤或无线电进行通信的系统的一个常见组成部分。

发明内容

在所描述的实例中，一种环形振荡器包含第一环中的一系列N个级。每个级包含相应输出端，所述输出端耦接到所述第一环中的所述级中的下一个级的相应输入端。N是至少为三的正奇整数。第二环中的一系列N个电平移位器分别连接到所述N个级。每个电平移位器从与其连接的级的相应输出端接收相应时钟输出并且响应于所述时钟输出而生成相应的经过升压的时钟输出。所述经过升压的时钟输出被耦接以控制所述第二环中的所述电平移位器中的下一个电平移位器的阻抗状态。

在另一个所描述的实例中，一种电路包含环形振荡器，所述环形振荡器包含一系列级。第一电平移位器被耦接以接收所述级之一的输出。所述第一电平移位器包含具有相应的第一栅极、第二栅极和第三栅极的第一晶体管、第二晶体管和第三晶体管。所述第一晶体管耦接在电压参考与所述第二晶体管之间。所述第二晶体管耦接在所述第一晶体管与所述第三晶体管之间。所述第三晶体管耦接在所述第二晶体管与电压供给之间。在所述第一栅极处，所述第一电平移位器被耦接以接收所述输出。在所述第二晶体管与所述第三晶体管之间的节点处，所述第一电平移位器被耦接以响应于接收到的输出而生成经过升压的输出。所述第二栅极和所述第三栅极被耦接以从第二电平移位器接收经过升压的输出以控制所述第一电平移位器的阻抗状态。

在又另一个所描述的实例中，一种方法包含由环形振荡器中的一系列N个级生成相应时钟信号，其中N是至少为三的正奇整数。响应于所述时钟信号，所述方法包含由一系列N个以环的形式连接的电平移位器生成相应的经过升压的时钟信号。响应于每个电平移位器的相应的经过升压的时钟信号，所述方法包含控制所述环中的所述电平移位器中的下一个电平移位器的阻抗状态。

附图说明

图1是多级环形振荡器生成通过多个电平移位器升压的时钟信号的电路的示例框图。

图2展示了环形振荡器和用于升压由环形振荡器生成的时钟信号的电压电平的电平移位电路的实例。

图3是图2的电路中描绘的信号的定时图。

图4展示了电平移位器电路的实例，所述电平移位器电路从另一个电平移位器电路接收控制信号以控制所述电平移位器电路的开关和阻抗状态。

图5展示了环形振荡器和接收使能信号以控制振荡器启动的电平移位器电路的示例实施方案。

图6是图5中描绘的环形振荡器和电平移位器的定时图。

图7展示了用于生成经过电平移位的多相振荡器信号的示例方法。

图8展示了用于对环形振荡器电路的时钟信号进行滤波并且实现振荡器的启动频率准确性的示例时钟滤波电路。