[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，所述方法包括：提供衬底，所述衬底包括若干器件区，以及位于相邻器件区之间的隔离区；在所述衬底表面形成源漏掺杂层；在所述隔离区内形成第一开口；在所述第一开口内形成第一隔离结构；在形成所述第一隔离结构后，在所述器件区的源漏掺杂层表面形成沟道柱；形成环绕所述沟道柱的侧壁的栅结构。所述方法能够提高半导体器件的性能。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体技术的进一步发展，集成电路器件的尺寸越来越小，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种环绕栅(gate-all-around，GAA)结构的场效应晶体管，使得用于作为沟道区的体积增加，进一步的增大了沟道栅极环绕结构鳍式场效应晶体管的工作电流，从而提高了半导体器件的性能。

然而，半导体器件的性能仍然需要改善。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高半导体器件的性能。

为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括若干器件区，以及位于相邻器件区之间的隔离区；在所述衬底表面形成源漏掺杂层；在所述隔离区内形成第一开口；在所述第一开口内形成第一隔离结构；在形成所述第一隔离结构后，在所述器件区的源漏掺杂层表面形成沟道柱；形成环绕所述沟道柱的侧壁的栅结构。

可选的，形成所述第一开口的方法包括：在所述器件区的表面形成第一图形化层，所述第一图形化层暴露出部分或全部所述隔离区的源漏掺杂层表面；以所述第一图形化层为掩膜，刻蚀所述源漏掺杂层和所述衬底。

可选的，形成所述第一隔离结构的方法包括：在所述第一开口内和所述源漏掺杂层表面沉积第一隔离结构材料层；平坦化所述第一隔离结构材料层，直至暴露出所述源漏掺杂层表面。

可选的，形成所述第一开口的工艺包括干法刻蚀工艺。

可选的，所述干法刻蚀工艺的工艺参数包括：采用的气体包括CF₄、H₂、O₂、CH₃F和He；所述气体的流量包括：CF₄的流量范围为10标准毫升/分钟～300标准毫升/分钟，所述H₂的流量范围为20标准毫升/分钟～500标准毫升/分钟，所述O₂的流量范围为5标准毫升/分钟～200标准毫升/分钟，所述CH₃F的流量范围为60标准毫升/分钟～800标准毫升/分钟，所述He的流量范围为60标准毫升/分钟～200标准毫升/分钟；气体压强的范围为5毫托～100毫托；时间范围为10秒～300秒。

可选的，形成所述第一隔离结构的工艺包括可流动化学气相沉积工艺。

可选的，所述化学气相沉积工艺为可流动化学气相沉积工艺，所述可流动化学工艺的参数包括：采用的气体包括：N(SiH₃)₃、NH₃和O₂；气体的流量范围为10标准毫升/分钟～1000标准毫升/分钟；气体的压力范围为0.01托～20托。

可选的，所述第一开口的深度范围为20纳米～100纳米，并且所述第一开口的宽度范围为5纳米～40纳米。

可选的，所述第一隔离结构的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。

可选的，形成所述沟道柱的方法包括：采用外延生长工艺在所述源漏掺杂层表面形成沟道柱材料层；在部分所述沟道柱材料层表面形成第二图形化层；以所述第二图形化层为掩膜，刻蚀所述沟道柱材料层。