[发明专利]碳化硅半导体器件

说明书

本发明提供一种碳化硅半导体器件，器件包括：N型衬底；N型漂移层，位于N型衬底上；P型阱区，位于N型漂移层中；N型源区，位于P型阱区内；栅介质层，至少横跨于N型源区及N型漂移层之间；栅极层，位于栅介质层上；隔离介质层，包覆于栅极层，隔离介质层的介电常数介于1～3之间；源极金属层，与N型源区接触，并延伸覆盖于隔离介质层上。本发明在源极金属层与栅极层之间，采用介电常数介于1～3之间的低k介质作为隔离介质层，相比于采用如二氧化硅等介质材料作为隔离介质层来说，在相同介质厚度情况下，可以大大减少源极金属层与栅极层之间的输入电容，提高器件的开关速度，降低导通损耗。

技术领域

本发明属于半导体设计及制造领域，特别是涉及一种碳化硅半导体器件。

背景技术

碳化硅材料具有优良的物理和电学特性，以其宽的禁带宽度、高的热导率、大的饱和漂移速度和高的临界击穿电场等独特优点，成为制作高功率、高频、高压、耐高温、抗辐射器件的理想半导体材料，在军事和民事方面具有广阔的应用前景。碳化硅MOSFET器件则具有开关速度快、导通电阻小等优势，且在较小的漂移层厚度可以实现较高的击穿电压水平，减小功率开关模块的体积，降低能耗，在功率开关、转换器等应用领域中优势明显。基于碳化硅材料的功率MOSFET(SiC MOSFET)更适合应用于高频和高温等应用环境中。而且SiCMOSFET可以通过热氧化工艺形成表面栅氧化层，可以和传统的硅工艺基本相融。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种碳化硅半导体器件，用于解决现有技术中源极金属和栅极层的重叠区域引入较大的输入电容，而导致SiCMOSFET开关速度降低，增加导通损耗的问题。

为实现上述目的及其他相关目的，本发明提供一种碳化硅半导体器件，所述碳化硅半导体器件包括：N型衬底；N型漂移层，位于所述N型衬底上；P型阱区，位于所述N型漂移层中；N型源区，位于所述P型阱区内；栅介质层，至少横跨于所述N型源区及所述N型漂移层之间；栅极层，位于所述栅介质层上；隔离介质层，包覆于所述栅极层，所述隔离介质层的介电常数介于1～3之间；源极金属层，与所述N型源区接触，并延伸覆盖于所述隔离介质层上。

可选地，所述隔离介质层的介电常数介于1～2.5之间。

可选地，所述隔离介质层的材料包括掺氟氧化硅SiOF、掺碳氧化硅SiOC、氟碳化合物FOx、氢硅倍半氧烷HSQ、甲基硅倍半氧烷MSQ、多孔介质材料及含硅有机材料SiLK中的一种。

可选地，所述隔离介质层的厚度介于500纳米～1500纳米之间。

可选地，位于所述隔离介质层上的所述源极金属层具有贯穿所述源极金属层的通孔阵列，以减少所述源极金属层与所述栅极层的重叠面积。

可选地，所述通孔阵列包括矩形孔阵列及圆形孔阵列中的一种。

可选地，所述源极金属层的厚度介于5微米～10微米之间。

可选地，所述源极金属层包括依次层叠的第一Ti层、Al层、第二Ti层、Ni层及Ag层，其中，所述第一Ti层的厚度介于100～300纳米，所述Al层的厚度介于3微米～6微米，所述第二Ti层的厚度介于100纳米～300纳米，所述Ni层的厚度介于1微米～3微米，所述Ag层的厚度介于300纳米～1000纳米。

可选地，所述栅介质层的材料包括二氧化硅，其厚度介于40纳米～100纳米之间。

可选地，还包括一P型接触区，所述P型接触区与所述N型源区相连，所述源极金属层与所述P型接触区及所述N型源区接触。

如上所述，本发明的碳化硅半导体器件，具有以下有益效果：