[发明专利]基于CMOS双阱工艺的EDMOS制作方法及其结构

说明书

本发明涉及半导体制造技术领域，具体涉及一种基于CMOS双阱工艺的EDMOS制作方法及其结构。其中，制作方法包括：提供第一导电类型衬底；在第一导电类型衬底的高压EDMOS区域中，形成第一导电类型高压阱；在第一导电类型高压阱上形成第一栅极结构；在位于第一栅极结构两侧的第一导电类型高压阱中，分别形成第一导电类型体区和第二导电类型漂移区；在第一导电类型体区中形成第一源极，在第二导电类型漂移区中形成第一漏极；在第一栅极结构和第一漏极之间形成热电子阻挡层；在热电子阻挡层上形成金属硅化物阻挡层。其中，基于CMOS双阱工艺的EDMOS为通过上述制作方法直接制造而成的结构。本发明的制作工艺和结构能够有效地缓解HCI效应对高压器件可靠性的影响。

技术领域

本发明涉及半导体制造技术领域，具体涉及一种基于互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)双阱工艺的扩展漏极金属氧化物半导体(ExtendDrain Metal Oxide Semiconductor，EDMOS)制作方法及其结构。

背景技术

金属硅化物工艺技术广泛用在器件接触金属化和器件局部互联中，以提高器件速度，降低器件功耗。该技术是利用选择性金属(钛、钴和镍等)与硅在高温下进行硅化反应，从而形成硬质化合物的过程。

在制造超大规模集成电路中，绝大部分的有源区被金属硅化物覆盖。但是在有些区域，例如：在栅极和漏极之间，为了防止器件短路，不能形连有金属硅化物，从而在这些区域需要制作金属硅化物阻挡层以进行阻挡保护。利用金属硅化物阻挡层不会与其它钛或钴之类的金属发生反应的特性，以防止形成不期望的金属硅化物。

在相关技术中，虽然金属硅化物阻挡层能够阻止金属硅化物的覆盖，但由于金属硅化物阻挡层本身的特性，其本身更容易捕获并存储由热电子效应产生的热电子，从而影响高压器件的可靠性。

发明内容

本发明提供了一种基于CMOS双阱工艺的EDMOS制作方法及其结构，可以解决相关技术中金属硅化物容易捕获并存储由热电子效应产生的热电子，从而影响高压器件可靠性的问题。

作为本发明的第一方面，提供一种基于CMOS双阱工艺的EDMOS制作方法，包括以下步骤：

提供第一导电类型衬底；

在所述第一导电类型衬底的高压EDMOS区域中，形成第一导电类型高压阱；

在所述第一导电类型高压阱上形成第一栅极结构；

在位于所述第一栅极结构两侧的第一导电类型高压阱中，分别形成第一导电类型体区和第二导电类型漂移区；

在所述第一导电类型体区中形成第一源极，在所述第二导电类型漂移区中形成第一漏极；

在所述第一栅极结构和第一漏极之间形成热电子阻挡层；

在所述热电子阻挡层上形成金属硅化物阻挡层。

可选的，所述在所述第一导电类型高压阱上形成第一栅极结构包括：

在所述第一导电类型高压阱上沉积第一栅氧层；

在所述第一栅氧层上沉积多晶硅；

在所述多晶硅的两侧形成侧墙。

可选的，所述在所述第一栅极结构和第一漏极之间形成热电子阻挡层，包括：

在位于所述多晶硅和所述第一漏极之间，在所述侧墙的表面和所述第二导电类型漂移区的表面沉积热电子阻挡层。

可选的，其特征在于，所述热电子阻挡层的材料包括二氧化硅。

可选的，其特征在于，所述热电子阻挡层的厚度为100埃～200埃。

可选的，还包括：