[发明专利]一种集成电路器件、相位插值器、接口电路及电子设备

权利要求书

1.一种集成电路器件，其特征在于，包括：

第一加权反相器阵列和第二加权反相器阵列，所述第一加权反相器阵列和所述第二加权反相器阵列均包括M个并联的缓冲器和与M个缓冲器串联的定值电阻，所述定值电阻串接在每个所述缓冲器的输出端，其中，M为大于等于1的正整数；

所述第一加权反相器阵列的定值电阻远离对应的缓冲器的一端和所述第二加权反相器阵列的定值电阻远离对应的缓冲器的一端连接；

所述第一加权反相器阵列中的每个缓冲器的输入端均用于接收偶数相位时钟，所述第二加权反相器阵列中的每个缓冲器的输入端均用于接收奇数相位时钟，所述第一加权反相器阵列中的每个缓冲器的控制端均用于接收LSB编码，所述第二加权反相器阵列中的每个缓冲器的控制端均用于接收所述LSB编码；

当所述LSB编码变化时，会改变所述第一加权反相器阵列以及所述第二加权反相器阵列中的缓冲器的导通个数，但两支路中的缓冲器的导通个数相加保持M不变。

2.根据权利要求1所述的集成电路器件，其特征在于，所述第一加权反相器阵列中的M个缓冲器共用同一个定值电阻，以及所述第二加权反相器阵列中的M个缓冲器共用同一个定值电阻。

3.根据权利要求2所述的集成电路器件，其特征在于，所述第一加权反相器阵列中的定值电阻的阻值与所述第二加权反相器阵列中的定值电阻的阻值相等。

4.根据权利要求2所述的集成电路器件，其特征在于，所述定值电阻的阻值为该定值电阻串接的所述M个缓冲器全部导通时对应的导通电阻阻值的A倍，A为大于等于0.5的正数。

5.根据权利要求1所述的集成电路器件，其特征在于，所述定值电阻的数量为2M个，每个所述缓冲器串联一个不同的所述定值电阻。

6.根据权利要求5所述的集成电路器件，其特征在于，2M个所述定值电阻中的每个定值电阻的阻值均相等。

7.根据权利要求5所述的集成电路器件，其特征在于，所述定值电阻的阻值为该定值电阻串联的缓冲器导通时的导通电阻阻值的A倍，A为大于等于0.5的正数。

8.根据权利要求1所述的集成电路器件，其特征在于，所述定值电阻远离该定值电阻串联的缓冲器的一端串接有自偏置反相放大器，所述自偏置反相放大器用于对所述定值电阻远离对应的缓冲器的一端输出的相位时钟进行放大处理。

9.根据权利要求8所述的集成电路器件，其特征在于，所述定值电阻远离该定值电阻串联的缓冲器的一端通过第一电容与所述自偏置反相放大器串接。

10.根据权利要求8或9所述的集成电路器件，其特征在于，所述定值电阻远离该定值电阻串联的缓冲器的一端还经第二电容接地。

11.根据权利要求1-9中任一项所述的集成电路器件，其特征在于，所述定值电阻为多晶硅电阻。

12.根据权利要求11所述的集成电路器件，其特征在于，所述多晶硅电阻的鳍的数量为4，长度为11nm。